[VHDL编程] count100

说明：用VHDL语言编写的100进制计数器，计数到99后清零-VHDL language with the binary counter 100, count to 99 after the clear
<王沙沙> 在 2025-06-05 上传 | 大小：44kb | 下载：0

[VHDL编程] simpleCPUdesign

说明：本文档介绍了一个简单的单周期CPU，和流水线CPU的实现过程。 这是我们完成伯克利大学EECS系计算机系统结构课程的实验文档，实验信息见http://www-inst.eecs.berkeley.edu/~cs152/fa05/-This document describes a simple single-cycle CPU, and CPU pipeline implementation process. This is the complete Berkeley EECS Departme
<Matgek> 在 2025-06-05 上传 | 大小：443kb | 下载：0

[VHDL编程] spiflashcontroller

说明：-- This program is free software you can redistribute it and/or -- modify it under the terms of the GNU General Public License -- as published by the Free Software Foundation either version 2 -- of the License, or (at your option) any later ver
<mathias> 在 2025-06-05 上传 | 大小：615kb | 下载：0

[VHDL编程] Regs071221068

说明：六到三十二位译码器，verilog语言书写-decoder，6 to 32， verilog
<刘君> 在 2025-06-05 上传 | 大小：344kb | 下载：0

[VHDL编程] ALU

说明：ALU与ALU控制器设计，verlog语言书写-ALU
<刘君> 在 2025-06-05 上传 | 大小：391kb | 下载：0

[VHDL编程] shifter32

说明：32位桶形移位器，verilog语言书写-barrel shifter
<刘君> 在 2025-06-05 上传 | 大小：2.06mb | 下载：0

[VHDL编程] uart

说明：自己写的Verilog写的串口程序，实现收发功能。方法不错，可以参考下。-verilog...uart...
<地主> 在 2025-06-05 上传 | 大小：526kb | 下载：0

[VHDL编程] SinglePeriodCPU

说明：verilog语言书写，单周期CPU源码-single period CPU
<刘君> 在 2025-06-05 上传 | 大小：4.58mb | 下载：0

[VHDL编程] PRJ

说明：四个 LED 从左到右依次点亮（跑马灯效果） ，周而复始；按下复位按键后， 四个 LED 熄灭，然后再恢复到跑马灯的效果。-4 LED light up from left to right (Marquee effect), again and again press the reset button, the four LED is off, then back to the Marquee effect.
<qiutian> 在 2025-06-05 上传 | 大小：87kb | 下载：0

[VHDL编程] DF2C8_02_Key_SW_LED

说明：1：按下复位按键，四个 LED 熄灭    2：如果拨码开关全部为 OFF 状态（输入 1111） ，四个 LED 从左到右依次点亮（跑马灯 效果） ，周而复始；    3：如果拨码开关不全为 OFF 状态（输入 0000~1110） ，四个 LED从左到右依次点亮（跑 马灯效果） ，周而复始；    4：如果按下四个轻触按键中的任意一个，LED 将全部点亮，放开按键后 LED 将恢复到 左移或右移操作，但移位操作的计
<qiutian> 在 2025-06-05 上传 | 大小：336kb | 下载：0

[VHDL编程] DF2C8_03_NixeTube

说明：：8 个数码管从 0 开始计数，每次增加 1；每位显示的字符包括从 “0~F”16 个十六进制数；  按下复位按键之后，计数从 0 重新开始。由此可验证数码管、有 源时钟和复位按键等功能。-: 8 digital tube starts counting from 0, for each increase of 1 each displayed character from " 0 ~ F" 16 hexadecimal numbers press the
<qiutian> 在 2025-06-05 上传 | 大小：715kb | 下载：0

[VHDL编程] MultiCycle_CPU

说明：MultiCycle_CPU，verilog语言书写-MultiCycle_CPU
<刘君> 在 2025-06-05 上传 | 大小：52.04mb | 下载：0