[VHDL编程] kogge stone adder VHDL code

说明：Generic kogge-stone adder and testbench IN VHDL
<spgp1306> 在 2018-01-12 上传 | 大小：218.36kb | 下载：0

[VHDL编程] SPANNING TREE ADDER 27-bit VHDL

说明：27-bit spanning tree adder written in VHDL coding
<spgp1306> 在 2018-01-12 上传 | 大小：185.53kb | 下载：0

[VHDL编程] FPGA读取sd卡音频到DDR

说明：Xilinx FPGA读取sd卡音频到DDR，vivado实现
<393975487@qq.com> 在 2018-12-24 上传 | 大小：17.13mb | 下载：0

[VHDL编程] 3x3均值滤波，完整verilog源码工程

说明：直接下载到炫视开发板可处理HDMI 1080p视频，用到了线缓存和快速除法器
<cloudkissme> 在 2019-03-14 上传 | 大小：178.08kb | 下载：0

[VHDL编程] 10GE Ethernet

说明：10GE Ethernet FPGA VHDL verilog
<104758548@qq.com> 在 2020-09-09 上传 | 大小：595.92kb | 下载：0

[VHDL编程] 龙芯一代开源处理器内核

说明：龙芯一代开源处理器内核源代码，Verilog格式
<EEOOFF> 在 2021-09-25 上传 | 大小：52.96kb | 下载：0

[VHDL编程] 龙芯二代开源处理器内核源代码

说明：龙芯二代开源处理器内核源代码，Verilog格式
<EEOOFF> 在 2021-09-25 上传 | 大小：224.4kb | 下载：0

[VHDL编程] sum in vhdl

说明：Sum module for Cyclone IV
<w3bpunk> 在 2024-09-29 上传 | 大小：767.96kb | 下载：0

[VHDL编程] multiplier fpga

说明：Multiplication of two numbers from 0 to 9. The first number is displayed on the HEX7 indicator, increases with the KEY3 button, and decreases with the KEY2 button, the second is displayed on the HEX5 indicator, increases with the KEY1 button an
<w3bpunk> 在 2024-11-10 上传 | 大小：972.63kb | 下载：0