[VHDL编程] VHDLstudy

说明：近期学习程序小结，对初学者比较有帮助，包括：四D触发器：74175 用状态机实现的计数器 简单的12位寄存器 通用寄存器 移位寄存器：74164 带load、clr等功能的寄存器 带三态输出的8位D寄存器：74374等 -Summary of recent learning process, more helpful for beginners, including: four D flip-flop: 74 175 with a simple state machine im
<孔凯敏> 在 2025-07-01 上传 | 大小：44kb | 下载：0

[VHDL编程] fft

说明：用FPGA编程实现fft算法，在maxplus2环境下实现，好用-Fft algorithm with FPGA programming, in maxplus2 environment to achieve, easy to use! !
<昶> 在 2025-07-01 上传 | 大小：2kb | 下载：0

[VHDL编程] LEARNFPGA

说明：学习FPGA的很好的材料，可以使你更深入的了解FPGA的关键技术-FPGA' s good to learn the material, can make you a better understanding of the key technologies FPGA
<Zhaochunsheng> 在 2025-07-01 上传 | 大小：2.31mb | 下载：0

[VHDL编程] elevatorcontroller

说明：用VHDL语言实现电梯控制器的设计，能够很好地实现功能，并且包含实验报告-VHDL elevator controller design,experiment report
<yanzi> 在 2025-07-01 上传 | 大小：71kb | 下载：0

[VHDL编程] dianziqin

说明：用VHDL语言实现简易电子琴功能，并能播放歌曲，实验报告-VHDL,simple keyboard, play songs, laboratory reports
<yanzi> 在 2025-07-01 上传 | 大小：9kb | 下载：0

[VHDL编程] wujian7

说明：N=7基带信号发生器EWB实现,N=7基带信号发生器EWB实现-N = 7 base-band signal generator EWB realize, N = 7 base-band signal generator to achieve EWB
<wujian> 在 2025-07-01 上传 | 大小：68kb | 下载：0

[VHDL编程] rtl

说明：基于VERILOG的SDRAM控制程序，是目前主流设计方法-Control procedures based on VERILOG of SDRAM, is the main design
<zhangdong> 在 2025-07-01 上传 | 大小：12kb | 下载：0

[VHDL编程] biaojue

说明：VHDL编写的七人表决器，有做课程设计的有福了-Written in VHDL seven voting machine, there are so blessed Oh curriculum design
<龙刚> 在 2025-07-01 上传 | 大小：204kb | 下载：0

[VHDL编程] Lab6

说明：采用ISE10.1，VHDL语言数字时钟的设计，压缩包为源程序代码-By ISE10.1, VHDL language digital clock design, source code for the compressed
<sophie> 在 2025-07-01 上传 | 大小：471kb | 下载：0

[VHDL编程] counter

说明：用VHDL语言编写COUNTER-FPGA VHDL COUNTER
<CG> 在 2025-07-01 上传 | 大小：111kb | 下载：0

[VHDL编程] reference

说明：自己做IC课程设计的成果，用Verilog语言进行编写的。 主要是基于IEEE802.3的交织和解交织。中间可能有在解交织的时候，信号有一些移位，最初编写的时候自己没有发现，注意用的时候改正下。 还有是一些的实际项目中的代码，很具有参考价值-These are our IC design curriculum outcome, written with Verilog language. It is mainly about the interleave and deinterle
<gy> 在 2025-07-01 上传 | 大小：652kb | 下载：0

[VHDL编程] de2sound

说明：这个设计结合音频输入从麦克风和线路信号和输出结果线输出信号。麦克风连接话筒端口、音源线在端口,扬声器/耳机线端口。-This design combines audio input from the microphone and line in signals and outputs the result to the line out signal. Connect a microphone to the MIC port, an audio source to the LINE IN por
<胡伟> 在 2025-07-01 上传 | 大小：103kb | 下载：0