资源列表

« 1 2 ... .67 .68 .69 .70 .71 1972.73 .74 .75 .76 .77 ... 4310 »

[VHDL编程shixucaiyangkongzhimokuai

说明:时序控制采样模块,可以根据自己的需要对程序进行相应的修改,以采集到自己想要的数据。-Sequential control sampling module, can need according to oneself the procedure with the corresponding revision, they want to collect the data.
<杨阳> 在 2025-06-14 上传 | 大小:1kb | 下载:0

[VHDL编程ps2

说明:用VHDL语言实现了PS/2通信协议,PS/2是一种双向同步的串行通信协议。-VHDL language using a PS/2 communication protocol, PS/2 is a two-way synchronous serial communication protocol.
<刀刀> 在 2025-06-14 上传 | 大小:4kb | 下载:0

[VHDL编程jiaotongdeng

说明:用verilog编写的交通控制灯程序,直接就可以运行。对于一般的学者可以参考应用。-Prepared by the traffic control lights verilog program to run directly. Scholars can refer to the general application.
<张百珂> 在 2025-06-14 上传 | 大小:572kb | 下载:0

[VHDL编程3ge-shu-ma-guan-dong-tai-xian-shi

说明:关于3个数码管动态显示的程序,为共阴极的。对于制作者有很大的参考价值。-About three digital dynamic display of the program, for a total of cathode. The producers have great reference value.
<张百珂> 在 2025-06-14 上传 | 大小:1.07mb | 下载:0

[VHDL编程Clock

说明:VERILOG描写的数字时钟,经验证测试通过可以很好地工作!-Digital Clock desinged by verilog,which operates correctly.
<陈大> 在 2025-06-14 上传 | 大小:2kb | 下载:0

[VHDL编程progrm

说明:FPGA二分频代码,可实现分频器的功能,用于频率的分频-FPGA binary frequency code, the function can be realized divider for frequency division
<richard> 在 2025-06-14 上传 | 大小:2kb | 下载:0

[VHDL编程second

说明:实现spartan3E板上的流水灯,是用verilog语言写成的,简单易用-Water board to achieve spartan3E lights, is written in verilog language, easy to use
<梅务昆> 在 2025-06-14 上传 | 大小:13kb | 下载:0

[VHDL编程vhdl-44

说明:4*4 vhdl语言键盘扫描程序 无去抖-4* 4 vhdl language keyboard scanner not to shake
<郝艳超> 在 2025-06-14 上传 | 大小:1kb | 下载:0

[VHDL编程ARM_Core

说明:ARM7内核源码及测试程序代码及它的说明文件信息-ARM7 kernel source code and test code and documentation for information about his
<黄飞> 在 2025-06-14 上传 | 大小:67kb | 下载:0

[VHDL编程Road-lighting-design

说明:十字路口管控路灯开关的设计代码及说明文档-Intersection control lights switch design code and documentation
<黄飞> 在 2025-06-14 上传 | 大小:12kb | 下载:0

[VHDL编程controller-design-of-sdram-

说明:基于FPGA对sdram控制器的设计(VERILOG语言)-FPGA-based controller design of sdram (VERILOG language)
<黄飞> 在 2025-06-14 上传 | 大小:2.69mb | 下载:0

[VHDL编程codelock

说明:实现电子密码锁 可以重置密码 密码输入三次错误将锁住 需要最终的密码才能开锁-Realize electronic combination lock can reset the password password input three errors will lock need eventually password can lock
<高柯> 在 2025-06-14 上传 | 大小:525kb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 1972.73 .74 .75 .76 .77 ... 4310 »

源码中国 www.ymcn.org