[VHDL编程] plus_lib

说明：这是一个用VHDL层次化设计的一个九九乘法表源文件,还包含仿真波形-This is a level VHDL design of a Jiujiuchengfabiao source, also includes simulation waveforms
<jipengfei> 在 2025-11-22 上传 | 大小：225kb | 下载：0

[VHDL编程] phase_detector_top_v1.1

说明：使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。-Virlog languages use a phase-locked loop procedure. Can be directly applied in the CPLD.
<占敖> 在 2025-11-22 上传 | 大小：225kb | 下载：0

[VHDL编程] signal

说明：产生sinx＋cosx波形 用于正交调制得测试信号 一次输出正交和同相分量 verilog语言-Sinx cosx generate quadrature modulation waveforms for a test signal and an output quadrature-phase component with the Verilog language
<杨洁> 在 2025-11-22 上传 | 大小：225kb | 下载：0

[VHDL编程] VGA_test50m

说明：利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出-Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen
<ZXQ> 在 2025-11-22 上传 | 大小：225kb | 下载：1

[VHDL编程] 2008803

说明：按键在数字电路设计中经常用到。按键的弹跳现象是数字系统设计中存在的客观问题。按键是机械触点，当接触点断开或闭合时会产生抖动。为使每一次按键只做一次响应，就必须去除抖动。本文对按键的抖动信号进行了分析，并通过计数器的方式完成了消除抖动电路模块的设计-?
<顾鹏伟> 在 2025-11-22 上传 | 大小：225kb | 下载：0

[VHDL编程] keydebounce

说明：FPGA中按键弹跳消除模块的研究与应用，原理和例子都非常好-FPGA to eliminate bounce in key research and application modules, principles and examples are very good
<mcuxxq> 在 2025-11-22 上传 | 大小：225kb | 下载：0

[VHDL编程] video_compression

说明：用VHDL实现的视频压缩算法，希望大家学习学习-Using VHDL implementation of video compression algorithms, study study hope that everyone
<wumingxing> 在 2025-11-22 上传 | 大小：225kb | 下载：0

[VHDL编程] clock

说明：Clock based on the VHDL design language, the revised time alarm can be set up
<小毛> 在 2025-11-22 上传 | 大小：225kb | 下载：0

[VHDL编程] basic-fpga-arch-xilinx

说明：you need book. I need book. We can share. Good luck
<meo> 在 2025-11-22 上传 | 大小：225kb | 下载：0

[VHDL编程] usb_host_device_verilog

说明：USB-host-device控制模块的设计参考，对于初学者可以以此为参考进行设计，代码可在仿真软件中验证（modelsim、VCS等）。-USB-host-device control module design reference for beginners can be used as a reference design, the code can be verified in the simulation software (modelsim, VCS, etc.).
<bobby> 在 2025-11-22 上传 | 大小：226kb | 下载：0

[VHDL编程] spi_vip

说明：SPI verifcation in sv
<nani426 > 在 2025-11-22 上传 | 大小：226kb | 下载：0

[VHDL编程] FIFO_UVM

说明：fifo uvm this is total fifo tb with uvm including score board with total uvm_topology with test cases with rtl giving proper output(this is total fifo tb with uvm including score board with total uvm_topology with test cases with rtl giving prop
<gana123> 在 2025-11-22 上传 | 大小：226kb | 下载：1