[VHDL编程] new_pwm

说明：一个PWM参数器，里面有所有仿真结果，在QUARTUS软件打开，自己设计的-A PWM parameters, and there are all the simulation results, in the Quartus software to open, own design
<杨杨> 在 2025-05-30 上传 | 大小：226kb | 下载：0

[VHDL编程] KeyBoard

说明：4*8矩阵键盘的驱动程序。QuartusII5.0编译通过！-4* 8 matrix keyboard driver. QuartusII5.0 compiled through!
<sunhao> 在 2025-05-30 上传 | 大小：226kb | 下载：0

[VHDL编程] dds

说明：基于CYCLONE II的程序,DDS原理的函数信号发生器.采用查表法实现.各位可以参考.-CYCLONE II based on the procedure, DDS Function Generator principle. Realize the use of look-up table method. Members may refer to.
<Yin> 在 2025-05-30 上传 | 大小：226kb | 下载：0

[VHDL编程] zobrazenie_16_bit_cisla_paralel

说明：16 bit switch input view in hexa format on 7seg display
<vylo> 在 2025-05-30 上传 | 大小：227kb | 下载：0

[VHDL编程] digitalclock

说明：digital alarm clock on lcd- written in verilog to program fpga or cpld
<mary> 在 2025-05-30 上传 | 大小：227kb | 下载：0

[VHDL编程] m-sequence_gen

说明：m序列生成verilog代码，经过仿真测试，绝对可用，带仿真说明-M sequence generated Verilog code, after the simulation test, absolutely available, with the simulation
<zyy> 在 2025-05-30 上传 | 大小：227kb | 下载：0

[VHDL编程] UART

说明：自己总结的UART的设计及分析，已在实际工程中应用到，并且带有源代码和仿真代码，总结的文档，非常有用。(My summary of the design and analysis of UART, has been applied in practical engineering, and with source code and simulation code, summary of the document, very useful
<何河 > 在 2025-05-30 上传 | 大小：227kb | 下载：0

[VHDL编程] pll_test

说明：描述了利用spartan6系列FPGA，实现PLL锁相环的功能代码(Describes the use of spartan6 series FPGA, PLL PLL to achieve the functional code)
<cy白菜 > 在 2025-05-30 上传 | 大小：227kb | 下载：0

[VHDL编程] snake

说明：Gradient Vector Flow (GVF) snake is one kind of active contours - curves that can move within images to find the boundaries of objects. 3D active contours are also known as deformable models. GVF snake begins with calcul
<jeffsantana > 在 2025-05-30 上传 | 大小：227kb | 下载：0

[VHDL编程] uart_test

说明：关于uart的串口通信代码 亲测可用 可供学习使用(Serial communication on the UART code, pro test can be used for learning to use)
<AYEA > 在 2025-05-30 上传 | 大小：227kb | 下载：0

[VHDL编程] 06_pll_test

说明：锁相环IP核的使用，包括详细的配置，适合学习使用；(The use of PLL IP core, including detailed configuration, suitable for learning to use;)
<声声不洗 > 在 2025-05-30 上传 | 大小：227kb | 下载：0

[VHDL编程] pro1102

说明：基于Spartan3e交通灯简易尝试，verilog hdl project(A simple attempt based on Spartan3e traffic lights, Verilog HDL project)
<pb007 > 在 2025-05-30 上传 | 大小：227kb | 下载：0