[VHDL编程] ADDERS_AND_SUBTRACTORS

说明：ADDERS AND SUBTRACTORS PROGRAMING
<Christoffer> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] VHDL-FPGA-DLL

说明：自动检测中英文中译英英译中百度翻译 翻译结果（中 > 英）复制结果 A VHDL language based on all digital phase-locked loop DPLL VHDL realization-自动检测中英文中译英英译中百度翻译 翻译结果（中 > 英）复制结果 A VHDL language based on all digital phase-locked loop DPLL VHDL realization
<ldd> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] VHDL-FPGA-ALL-digital-DDLL

说明：VHDL 全数字锁相环 ise7.1i环境实现 内有代码 和时域仿真结果-A VHDL language based on all digital phase-locked loop DPLL VHDL realization
<ldd> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] TP_afficheur_LCD_sur_PICDEM2

说明：this file content program for LCD with PICDEM
<kais> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] serial

说明：用VHDL测试代码进行存储器读写测试，使用元件例化的方法-experiment of visiting SRAM using the means of components
<Seven> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] EDA

说明：用VHDL编程实现1位二进制全减器设计和模可变计数器设计-A binary full-cut design and mold variable counter design with VHDL programming
<高华> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] Verilog_HDL

说明：verilog 频率计 有分析过程和代码.-The verilog cymometer analysis and code
<殷晓晨> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] modelism-simulink

说明：Modelsim simulation elementary guidance -Modelsim simulation elementary guidance
<松竹> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] HDB

说明：FPGA实现HDB3码的编码与译码 采用EDA工具中的Quartus II 8.1作为软件平台，实现HDB3码数字基带信号的编码和译码。-FPGA Implementation of the HDB3 code encoding and decoding using Quartus II 8.1 EDA tools as a software platform, achieve the encoding and decoding of the HDB3 code digital baseba
<丁俊辉> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] 133545

说明：等精度数字频率计使用VERILO语言实现，大家可以-To such precision digital frequency the meter use VERILO language, we can see
<夏滢> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] zcjj

说明：该算法使用于AD转换，它是运用EDA技术通过对逐次渐进法进行编程实现的，运算快速，正确率高-The algorithm uses the AD converter, it is the use of EDA technology through programming on a successive approximation method, fast computing, the correct rate
<谭林> 在 2025-06-04 上传 | 大小：225kb | 下载：0

[VHDL编程] 3-8

说明：8实验八：利用语言实现3-8译码器、8实验八：利用语言实现3-8译码器-8 Experiment 8: the use of language to achieve 3-8 decoder 8 Experiment 8: language 3-8 decoder
<yaohuafu> 在 2025-06-04 上传 | 大小：225kb | 下载：0