[VHDL编程] ModelSim_SE_6.1bkey

说明：ModelSim SE 6.1 (电子仿真)具体破解-ModelSim SE 6.1 (electronic simulation) Specific crack
<卢峰> 在 2025-07-20 上传 | 大小：223kb | 下载：0

[VHDL编程] firfpga

说明：在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真。 -FPGA using digital signal processing, distributed algorithm plays a key role with the traditional product-plot structure compa
<yaoming> 在 2025-07-20 上传 | 大小：223kb | 下载：0

[VHDL编程] FPGA-based_oscilloscope

说明：FPGA-based_oscilloscope,VHDL写的实现 示波器的程序，及完整的工程描述文档-FPGA-based_oscilloscope. VHDL was oscilloscope to achieve the realization of the process, and complete the project descr iption document
<严刚> 在 2025-07-20 上传 | 大小：223kb | 下载：0

[VHDL编程] yibuchuanxingtongxinshili

说明：异步通信串行口设计实例 做异步串行通信的可以用来参考一下-asynchronous serial communication design examples do asynchronous serial communications can be used to refer to
<sunny_girl> 在 2025-07-20 上传 | 大小：223kb | 下载：0

[VHDL编程] THREEFLIFT

说明：电梯控制器的设计与分析---控制器的层数为三层,,电梯到达有停站请求的楼层，经过一秒电梯门打开，开门指示灯亮，开门4秒后，电梯门关闭（开门指示灯灭），电梯继续运行，直至执行完最后一个请求信号后停留在当前层。
<梁浪风> 在 2025-07-20 上传 | 大小：223kb | 下载：1

[VHDL编程] seg

说明：自己做的开发板，基于epm7064slc44-10控制数码管显示0-F。有助于初学者学习。-To do their own development board, based on the control epm7064slc44-10 digital tube display 0-F. Help beginners to learn.
<杨少栋> 在 2025-07-20 上传 | 大小：223kb | 下载：0

[VHDL编程] vhdl

说明：
<梁光辉> 在 2025-07-20 上传 | 大小：223kb | 下载：0

[VHDL编程] jilytimer

说明：VHDL语言实现时钟程序，用fpga开发板试过后，能够执行-VHDL Pang Sung-wife of mother
<郑礼龙> 在 2025-07-20 上传 | 大小：223kb | 下载：0

[VHDL编程] DE2_LCM_TV_NTSC

说明：DE2 S O P C 用硬件语言 描述地 开发板上测试 CLM模块 实现视频传输-DE2 SOPC LCM
<ZHAO> 在 2025-07-20 上传 | 大小：223kb | 下载：0

[VHDL编程] EMAC_T_GTH

说明：fpga GTH ISE 数据从板卡网口输入从高速串行收发器（GTH）发出-fpga GTH ISE data input sent from the high-speed serial transceivers (GTH) from the network interface card
<mayilan> 在 2025-07-20 上传 | 大小：223kb | 下载：0

[VHDL编程] 8-bit-Restoring-Divider

说明：Division is performed in four stages. After reset, the 8-bit numerator is “loaded” in the remainder register, the 6-bit denominator is loaded and aligned (by 2N− 1 for a N bit numerator), and the quotient register is set to zero. In the second a
<hooman hematkhah> 在 2025-07-20 上传 | 大小：224kb | 下载：0

[VHDL编程] VCS

说明：vcs介绍使用方法 介绍如何具体使用synopsys公司的软件(VCs describes the use of the method)
<觉感 > 在 2025-07-20 上传 | 大小：224kb | 下载：0