资源列表

« 1 2 ... .79 .80 .81 .82 .83 1984.85 .86 .87 .88 .89 ... 4310 »

[VHDL编程PS_2

说明:ps2 键盘 VHDL源程序序 一个适合初学者的程序-ps2 keyboard VHDL source code sequence of a program for beginners
<ping> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程Lossless_Compression_Method_for_Bayer_Image_and_FP

说明:描述Bayer图像无损压缩的一种先进算法及其如何在FPGA上实现-Descr iption Bayer Image is an advanced lossless compression algorithms in the FPGA to achieve and how
<hunter> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程comp

说明:用VHDL设计实现3位二进制比较器,其中AB为两个数值输入端口,YAYBYCW为比较结果-VHDL Design and Implementation with 3-bit binary comparator which AB values ​ ​ for the two input ports, YAYBYCW to compare the results
<马媛> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程VHDL--testbench

说明:VHDL 的testbench 编写风格及技巧,有助利用modelsim做仿真,一看就会!-The testbench VHDL writing style and skills will help make using modelsim simulation, a look will be!
<陈华> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程verilogChapter-2

说明:续chapter01,给出了从入门到工程应用的一些实例,可以帮助初学者通过学习实例了解和掌握硬件描述语言的基本知识。-Continue chapter01, from entry to the project are given some examples of applications that can help beginners learn instance by hardware descr iption language to
<Alice Yang> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程Question1

说明:a four bit adder implemented with verilog programming
<Joe> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程auto_baud_latest.tar

说明:自动波特率识别系统.里面有比较详细的说明与注释。-this IS A auto baud track system code. you can see it in the document. if there is something wrong with it,please contract with me.
<stone> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程cConnvolutiono

说明:卷积码编码与维特比解码 当K为7 时 供大家参考-convolutional encoding and Viterbi decoding with k 1 2 7 rate
<> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程Verilog-summary

说明:verilog非阻塞赋值总结,很有用的总结-verilog non-blocking assignment summary
<杨睿> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程sbq

说明:示波器的深入了解,可以对示波器的更过功能有所了解-In-depth understanding of the oscilloscope, the oscilloscope over function to understand
<王海发> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程deng

说明:HDL verilog 电子密码锁 输入错误后有报警 输入正确后有提示-HDL Verilog electronic code lock input errors have prompted alarm input is correct
<钱广超> 在 2025-06-02 上传 | 大小:222kb | 下载:0

[VHDL编程fpga

说明:《无线通信FPGA设计》书的源代码 ,包括matlab和verilog~-FPGA design of wireless communication book source code, to include matlab and verilog ~~
<文嵩> 在 2025-06-02 上传 | 大小:222kb | 下载:0
« 1 2 ... .79 .80 .81 .82 .83 1984.85 .86 .87 .88 .89 ... 4310 »

源码中国 www.ymcn.org