资源列表

« 1 2 ... .69 .70 .71 .72 .73 1974.75 .76 .77 .78 .79 ... 4310 »

[VHDL编程FIR_VHDL

说明:filtre fir a 3 coefficient (tous les bloc et les processeur elementaires
<khaled > 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程1MEMOCODE4_dave_contest

说明:Hardware Acceleration of Matrix Multiplication a Xilinx FPGA Nirav Dave, Kermin Fleming, Myron King, Michael Pellauer, Muralidaran Vijayaraghavan Computer Science and Artificial Intelligence Lab Massachusetts Insti
<lance> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程fpga_vga

说明:用FPGA控制VGA显示各种图像和文字,彩条,横彩条,蔬菜条-FPGA VGA FPGA VGA FPGA VGA
<哈哈> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程frequency

说明:基于XILINX平台设计的数字频率计,在FPGA内部设计信号源,产生100KHz方波,板上数码管用于显示被测信号频率,并显示6位有效数字,实现对TTL电平的测试,测量精度为10Hz。-: The digital frequency meter based on XILINX development terrace generates 100 KHz square waves by a supply oscillator within F
<wen> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程foundatonise

说明:WATCHVER is a top level Verilog type project of a Stop Watch. DESIGN TYPE: Foundation ISE (chip V50 BG256 -6) -WATCHVER is a top level Verilog type project of a Stop Watch. DESIGN TYPE: Foundat
<SEEDSTART> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程RISC_SPM

说明:简单risc cpu设计,本人通过书中的代码,又加了一些,已通过仿真。-Risc cpu simple design, I code by the book, but also added some, has been through simulation.
<王迪> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程CIC-fileter-design

说明:CIC滤波器设计的文档,包括了设计过程以及FPGA的设计介绍。-CIC filter design documentation, including the design process and introduces FPGA design.
<梁贡> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程one_bit_cpu

说明:one bit CPU AHDL QUARTUS 2.0 and more
<SHUR!K> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程03c_advanced_io_timing

说明:2010xilinx千人大会的资料,关于V6的时序仿真-2010xilinx thousands of the General Assembly, information on timing simulation V6
<王刘> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程VHDL-Tutorial-Notes

说明:vhdl tutorial notes for beginners --- good starter note for entry level
<supastrikas> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程MAC

说明:基于FPGA的mac子层协议Verilog源代码-FPGA-based mac Verilog source code sub-layer protocol
<田野> 在 2025-06-02 上传 | 大小:121kb | 下载:0

[VHDL编程CummingsSNUG1998SJ_FSM_rev1_1

说明:IEEE获奖论文,状态机的编写基础,很详细很有重点-FSM foundation
<王翔> 在 2025-06-02 上传 | 大小:121kb | 下载:0
« 1 2 ... .69 .70 .71 .72 .73 1974.75 .76 .77 .78 .79 ... 4310 »

源码中国 www.ymcn.org