资源列表

« 1 2 ... .66 .67 .68 .69 .70 1971.72 .73 .74 .75 .76 ... 4310 »

[VHDL编程shipintuxiang

说明:基于VHDL,实现视频图像的行列计数器,已经调试仿真通过可用.-Based on VHDL, the ranks of video image counter, has been simulated through the available debugging.
<> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程f_1000

说明:8hz频率带动1秒,同步频率计,有用的通信工程系课本一样。-8hz 1 second driving frequency, synchronous frequency, as a useful communication engineering textbooks.
<ru> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程Sn_Quartus

说明:Synthesizerr frequency VHDL Quartus 90.
<Booda> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程51MCU

说明:智能风帆,能够设置并调节风帆角度,利用51读出adc的值然后调节PWM输出-Smart Sailing, Windsurfing able to set and adjust the angle, the use of 51 read adc value and then adjust the PWM output
<王金凯> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程seg_7

说明:Altera DE系列开发板都可以参考的基于Nios ii 的数码管控制显示0-f程序-display 0-f with 7-segment display on Altera DE series board.
<thomas yang> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程avr274

说明:这是关于AVR单片机串口通信的程序,适合与有一定基础的人看。 这份资料介绍了UART单线的软件执行。议定书的支持两个设备间的半双工通信。唯一的要求是一个输入/输出端口,支持外部中断和一个计时器比较打断。-This is on the AVR single-chip serial communication procedures, suitable for a certain basis people. This document introduces the software implement
<何旭栋> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程com8001matlab_cpp_007

说明:zip file for usb 2.0 interfacing with fpga
<sumeet> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程IIC

说明:NXP-LPC1769的GPIO口模拟iic总线协议的源码-NXP-the LPC1769 GPIO lines simulate the source of the iic bus protocol
<qy> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程Digital_multiplier_code

说明:digital_multiplier_code in VHDL (including CSA, Booth algorithm, wallace tree)
<Zorba> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程Decoder8

说明:VHDL实现三八编码器,实现平台XC3S500E-VHDL to achieve thirty-eight encoder platform XC3S500E
<王磊> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程vhdlliushuixian

说明:vhdl 四位 流水线 比较器 VHDL流水线和非流水线方式-vhdl four pipelined comparator
<龙卷风> 在 2025-06-15 上传 | 大小:120kb | 下载:0

[VHDL编程LFSR_FIFO_GasP

说明:• LFSR uses global clock > Every stage contains valid data > Data moves in lock-step > Bit sequencing and synchronization implicitly enforced • Async implementation requires explicit control > Not every stage contains
<Prashanth> 在 2025-06-15 上传 | 大小:120kb | 下载:0
« 1 2 ... .66 .67 .68 .69 .70 1971.72 .73 .74 .75 .76 ... 4310 »

源码中国 www.ymcn.org