资源列表
[VHDL编程] How-to-write-by-verilog
说明:如何写好状态机,用verilog。状态机很方便。-How to write a state machine, with verilog. State machine is very convenient.<洪峰> 在 2025-06-06 上传 | 大小:288kb | 下载:0
[VHDL编程] zheng
说明:基于ise实现的求最大公约数。并在modelsim 上实现-base on ise and modelsim .<zhengxianhui> 在 2025-06-06 上传 | 大小:444kb | 下载:0
[VHDL编程] IEEE_Verilog_2001
说明:原版IEEE verilog/VHDL 2001标准。-IEEE verilog/VHDL 2001<zmm> 在 2025-06-06 上传 | 大小:2.08mb | 下载:0
[VHDL编程] modelsim_user[1]
说明:著名EDA仿真器modelsim的用户手册。-modelsim user manual<zmm> 在 2025-06-06 上传 | 大小:2.67mb | 下载:0
[VHDL编程] modelsim_tut[1]
说明:EDA仿真器modelsim的学习指导。-modelsim totorial<zmm> 在 2025-06-06 上传 | 大小:493kb | 下载:0
[VHDL编程] using-the-vmm-scenario-generator
说明:介绍基于VMM验证架构的场景激励生成器的使用方法-using the vmm scenario generator<zmm> 在 2025-06-06 上传 | 大小:145kb | 下载:0
[VHDL编程] vmm_golden_reference_guide_jan_2010
说明:搭建基于vmm架构验证环境的黄金指导手册.-vmm golden reference guide<zmm> 在 2025-06-06 上传 | 大小:1.84mb | 下载:0