资源列表
[VHDL编程] e011_timingdesigner
说明：FPGA时序设计时必备的软件。可以有效的提高逻辑设计的速度，调整设计时的时序。-FPGA design timing necessary software. Logic design can effectively improve the speed of adjustment of the design timing.<xueer> 在 2025-06-18 上传 | 大小：29.68mb | 下载：0
[VHDL编程] GNSS
说明：用altium designer画的DSP+FPGA+USB2.0的系统的原理图-With altium designer painting DSP+ FPGA+ USB2.0 schematic diagram of the system<ly19900119> 在 2025-06-18 上传 | 大小：414kb | 下载：0
[VHDL编程] FPGA--multi_clock-system-design
说明：中国科学技术学电子系教授授课基于FPGA的多时钟系统设计，值得一看。-China University of Science and technology multi_clock system design<ye> 在 2025-06-18 上传 | 大小：312kb | 下载：0
[VHDL编程] DA-FIR-FPGA
说明：详细介绍了分布式算法FIR的设计，对于用FPGA实现FIR的设计具有指导意义。来自华中科大。-Detailed design of a distributed algorithm FIR, FPGA implementation for the FIR design with a guide. From HUST.<ye> 在 2025-06-18 上传 | 大小：284kb | 下载：0
[VHDL编程] d_e_g_dds
说明：基于Verilog HDL的迟早门码元同步方案中的DDS程序，已经仿真通过，可以在FPGA开发板上实现。迟-早门方式实现码元同步在无线通信中有着广泛应用。来自华中科大。-Early-later gate of Verilog HDL-based symbol synchronization scheme in the DDS program, has been through simulation, can be achieved in the FPGA development board. F<ye> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0
[VHDL编程] OFDM_retiming
说明：基于Verilog的OFDM时钟恢复模块，在做全数字OFDM的时候是关键模块，可以在FPGA上实现。-Verilog-OFDM-based clock recovery module, doing all-digital OFDM time is the key module can be implemented on the FPGA.<ye> 在 2025-06-18 上传 | 大小：170kb | 下载：0
[VHDL编程] pc_cfr_test_v3_1c
说明：一个关于降低现代通信系统中高峰均比信号的matlab算法，对于研究数字预失真基于FPGA实现的有一定作用！-A modern communication system on the lower than the peak signal matlab algorithm for FPGA-based study of digital pre-distortion to achieve a certain effect!<baomeng> 在 2025-06-18 上传 | 大小：3kb | 下载：0
[VHDL编程] EDA
说明：这是一本介绍EDA技术的书，主要讲述VHDL硬件描述语言在数字电子系统设计中的应用，内容翔实易懂，有助于学习VHDL。-This is an introductory book EDA technology, mainly about the VHDL hardware descr iption language in the digital electronic system design application, informative and easy to understand, con<元泽怀> 在 2025-06-18 上传 | 大小：836kb | 下载：0
[VHDL编程] DAC0832-VHDL-design
说明：DAC0832接口的VHDL设计实现。利用硬件描述语言在FPGA上实现DAC功能。-DAC0832 interface VHDL design and implementation. Using hardware descr iption language DAC function in the FPGA.<元泽怀> 在 2025-06-18 上传 | 大小：3kb | 下载：0
[VHDL编程] uart_to_vga
说明：verilog语言vga to uart-verilog language vga to uart<shubiao> 在 2025-06-18 上传 | 大小：2.45mb | 下载：0
[VHDL编程] vga-ip-core
说明：vga ip core 资料 说明如定制一个ip核-vga ip core information such as a custom ip core<shubiao> 在 2025-06-18 上传 | 大小：4.14mb | 下载：0