资源列表

« 1 2 ... .59 .60 .61 .62 .63 2264.65 .66 .67 .68 .69 ... 4310 »

[VHDL编程time12

说明:Program demonstrate time24 to time12 object conversion.
<Strikerr> 在 2025-06-23 上传 | 大小:1kb | 下载:0

[VHDL编程MEGA128ADC

说明:采用MEGA128内部AD转换器采集数据,兵通过LED数码管显示出来,是学习 MEGA128的好例子-MEGA128 internal AD converter using the data collected, soldiers come through the LED digital display, is a good example of learning MEGA128
<sunskyme> 在 2025-06-23 上传 | 大小:1kb | 下载:0

[VHDL编程FPGAIMG

说明:基于FPGA技术的图像采集设备运动控制研究,对FPGA和图像开发有参考价值-FPGA-based image acquisition technology, motion control equipment research, development of FPGA and a reference image
<lj> 在 2025-06-23 上传 | 大小:2.23mb | 下载:0

[VHDL编程JPEG-decoding

说明:基于FPGA的JPEG解码算法的研究与实现,对开发JPEG编解码算法有参考价值-FPGA-based JPEG decoding algorithm and implementation of JPEG decoding algorithm on the development of a reference value
<lj> 在 2025-06-23 上传 | 大小:3.31mb | 下载:0

[VHDL编程projects

说明:it uses the led s on the xilinx kit
<smartysam> 在 2025-06-23 上传 | 大小:744kb | 下载:0

[VHDL编程rotW

说明:Rotating Wheel is a simple digital circuit which makes use of a Seven Segment Display (SSD). It causes a continuous clockwise/anticlockwise movement of the SSD segments. Also, the circulatory movements are made more realistic by providing momentary o
<smartysam> 在 2025-06-23 上传 | 大小:6kb | 下载:0

[VHDL编程VHDL

说明:给芯片指令,通过输入4X4键盘输入不同的值来得到占空比 不同的信号-Instructions to the chip, 4X4 keyboard by entering different values ??to get different signal duty cycle
<sven> 在 2025-06-23 上传 | 大小:3kb | 下载:0

[VHDL编程multiply

说明:四位加法器的VHDL代码,实现四位加法器FPGA实现。-Four adder VHDL code to achieve the four adder FPGA.
<汪云> 在 2025-06-23 上传 | 大小:1kb | 下载:0

[VHDL编程cod-m

说明:flexible viterbi decoder using fpga
<sho> 在 2025-06-23 上传 | 大小:12kb | 下载:0

[VHDL编程SEG

说明:实现VHDL7位数码管显示程序,在FPGA平台实现。-Achieve VHDL7 digital display program in the FPGA platform.
<汪云> 在 2025-06-23 上传 | 大小:1kb | 下载:0

[VHDL编程mux41

说明:实现VHDL语言4选1通道,在FPGA下实现。-VHDL language to achieve 4 to 1 channel, in the FPGA to achieve.
<汪云> 在 2025-06-23 上传 | 大小:1kb | 下载:1

[VHDL编程FPGAxinlingyinfangzhen

说明:基于FPGA的信令音产生程序,包括拨号音,忙音,振铃音等-FPGA-based signaling tone generation process, including dial tone, busy tone, ring tones, etc.
<于风> 在 2025-06-23 上传 | 大小:2.03mb | 下载:0
« 1 2 ... .59 .60 .61 .62 .63 2264.65 .66 .67 .68 .69 ... 4310 »

源码中国 www.ymcn.org