资源列表

« 1 2 ... .56 .57 .58 .59 .60 2261.62 .63 .64 .65 .66 ... 4310 »

[VHDL编程Quartus-II-10.1-Handbook--Volume-3

说明:design debugging of VHDL-the design of limited status in VHDL
<zz> 在 2025-06-19 上传 | 大小:955kb | 下载:0

[VHDL编程scoreboard

说明:MIPS体系结构用verilog实现的记分牌算法,标流水线-Architecture implemented using verilog scoreboard algorithm, standard line
<王垚> 在 2025-06-19 上传 | 大小:145kb | 下载:1

[VHDL编程xiaodou

说明:主要用于4x4键盘输入消抖,消抖作为键盘操作的主要考虑因素,因此在Verilog消抖具有重要的作用。-Used 4x4 keyboard debounce, debounced keyboard operation as a major consideration, so shaking in Verilog consumer has an important role.
<changlingku> 在 2025-06-19 上传 | 大小:1kb | 下载:0

[VHDL编程SAP1pond

说明:SAP1 Using VHDL instead of presenting in Proteus
<CaST> 在 2025-06-19 上传 | 大小:577kb | 下载:0

[VHDL编程FPGA-realise-the-SPI-code

说明:用verilog实现的SPI程序,还在modelsim中编写了testbetch文件,非常适合初学者做SPI实验,做一遍包括quartus应用及modelsim仿真都会了-Implementation of SPI with verilog program, also write the testbetch modelsim file, ideal for beginners to do SPI experiment, do it again, including quartus and mod
<万鹏> 在 2025-06-19 上传 | 大小:294kb | 下载:0

[VHDL编程signal

说明:EP2C5Q208C8 verilog 产生m序列 50M晶振分频得到时钟,可以选择10种时钟- -!-EP2C5Q208C8 verilog 50M m-sequences generated by dividing the crystal clock, you can choose from 10 clock--!
<> 在 2025-06-19 上传 | 大小:1017kb | 下载:0

[VHDL编程AM-FM-software-radio

说明:用FPGA开发AM,FM接收机的论文,外国人写的,我已实现-FPGA development using AM, FM receiver paper, written by foreigners, I realized
<chenblue> 在 2025-06-19 上传 | 大小:280kb | 下载:0

[VHDL编程51-clock

说明:以8951单片机为主的时钟系统,包含动态led显示,按键-To 8951 microcontroller based clock system, including dynamic led display, 4 × 4 button
<yoyo> 在 2025-06-19 上传 | 大小:61kb | 下载:0

[VHDL编程DS1307_I2C

说明:Real time with ds1307
<Tuan> 在 2025-06-19 上传 | 大小:548kb | 下载:0

[VHDL编程synplifypro[1]

说明:This course introduces the new user to the SynplifyPro™ FPGA synthesis product. The topics covered will include:
<Chris> 在 2025-06-19 上传 | 大小:1.56mb | 下载:0

[VHDL编程RS

说明:RS译码器的设计源程序--verilog HDL实现-Design of the RS decoder source code-- Verilog HDL
<王垚> 在 2025-06-19 上传 | 大小:14kb | 下载:1

[VHDL编程MIPS_cpu_verilog

说明:带流水线的类MIPS CPU verilog源代码-With lines of class MIPS CPU verilog source code
<王垚> 在 2025-06-19 上传 | 大小:18kb | 下载:0
« 1 2 ... .56 .57 .58 .59 .60 2261.62 .63 .64 .65 .66 ... 4310 »

源码中国 www.ymcn.org