[VHDL编程] 数字频率计实验报告

说明：课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL-curriculum design and FPGA design to achieve a digital frequency meter,
<兰> 在 2025-11-22 上传 | 大小：141kb | 下载：1

[VHDL编程] ethernet[1].tar

说明：一个以太网卡的硬件描述，可以参考进行设计网卡芯片。-an Ethernet card hardware descr iption, reference card chip design.
<李文文> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] trafic

说明：CPLD lattice1032 VHDL实现交通灯控制！-CPLD lattice1032 VHDL to achieve control of traffic lights!
<徐家汇> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] m

说明：四人抢答器，使用FPGA开发工具，可以在电脑上直接运行，但是要结合硬件使用-Answer four devices, the use of FPGA development tools, can be run directly on your computer, but I want to use the combination of hardware
<pan> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] traffic_light

说明：基于FPGA的交通灯系统控制程序。用的是verilog.-FPGA-based traffic signal system control procedures. Using verilog.
<fuyu> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] clk_8

说明：一个八分频的VHDL程序,经过编译和仿真.-An octant of the VHDL-frequency procedures, after the compiler and simulation.
<何情> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] leon3

说明：leon3 source code 虽然gaisler网站上有下载，但是提供此代码，希望能与更多的朋友一起学习leon-leon3 source code although gaisler website to download, but the provision of this code, would like to work with more friends with learning leon
<CGF> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] ch5_8

说明：用VHDL写的一个5/8分频器,希望对刚学习VHDL的朋友有帮助-Use VHDL to write a 5/8 prescaler, and they hope to study VHDL friends just have to help
<陈阿水> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] plj

说明：设计数字频率计的程序及实验报告，可直接仿照本程序进行设计-Designed Digital Cymometer procedures and experimental reports, can be directly modeled on the process design
<唐光敏> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] Vending_machine

说明：自动售货机VHDL程序与仿真，介绍了售货机的详细程序。-Vending machine VHDL simulation procedures and to introduce the detailed procedure of the machine.
<> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] xq_Test7

说明：VHDL语言编写一个BCD计数器并在七段显示数码管上显示的程序,实现了动态扫描，而且很好用-VHDL language a BCD counter and in the seven-segment display digital tube display process to achieve a dynamic scanning, and it just works
<夏强> 在 2025-11-22 上传 | 大小：141kb | 下载：0

[VHDL编程] vhdl_math_tricks

说明：VHDL语言中如何使用数据，加减乘除和类型转换，对FPGA进行数值计算的人非常有价值的文章-VHDL language how to use the data, Math, and type conversion, the very valuable article for FPGA numerical calculation
<马新朋> 在 2025-11-22 上传 | 大小：141kb | 下载：0