资源列表
[VHDL编程] ALTERA_SRAM_IP
说明：ALTERA公司的SRAM IP核，加快设计流程-ALTERA company SRAM IP cores, speeding up the design process<sqf> 在 2025-06-18 上传 | 大小：143kb | 下载：0
[VHDL编程] new_RS_Verilog
说明：这是基于FPGA的RS编解码的实际例子。我已经调试完成！- This is arranges the decoding based on FPGA RS the actual example. I already debugged complete!<steef> 在 2025-06-18 上传 | 大小：143kb | 下载：0
[VHDL编程] a_vhd_16550_uart
说明：兼容16550 uart，使用fpga实现，支持多平台-Compatible with 16550 uart, use fpga implementation, multi-platform support<东> 在 2025-06-18 上传 | 大小：143kb | 下载：0
[VHDL编程] VHDL_JTD
说明：设计任务要求 控制器部分的状态转移图和流程图；交通灯控制器：用于十字路口的交通灯控制器。实验要求： （1）东西方向各有一组红,黄,绿灯用于指挥交通，红，黄，绿的持续时间分别为25s,5s,20s 。 （2）当有紧急情况（如消防车）时，两个方向均为红灯亮，计时停止，当特殊情况结束后，控制器恢复原来状态，正常工作。 （3）两组数码管，以倒计时方式显示两个方向允许通行或禁止通行的时间。-Part of the design task requires the controller st<zzx> 在 2025-06-18 上传 | 大小：143kb | 下载：0
[VHDL编程] UART-VHDL-design-
说明：设计的VHDL串口实例，感觉还不错，可以拿来借鉴和修改啊！-Design VHDL serial instance, I feel pretty good, can be used to draw and modify ah!<韩非> 在 2025-06-18 上传 | 大小：143kb | 下载：0
[VHDL编程] vhdl-serial
说明：VHDL串口通信,实现数据的发送与接收，适合FPGA和CPLD芯片的开发-VHDL serial communication<窦士> 在 2025-06-18 上传 | 大小：143kb | 下载：0
[VHDL编程] ex4_seg7
说明：7 段数码管（ 不算小数点） 的原理也很简单， 它无非是由 7 个发光二极管组成。 这 7 个发光二极管有一个公共端， 必须接GND（ 共阴极数码管） 或者接 VCC（ 共阳极数码管）。 对7 个二极管的另一端进行控制， 相应的就能控制他们的亮暗。 不同的亮暗组合就产生了数字0-9 的显示效果。-7-segment (not counting the decimal point) is also very simple principle, it is nothing more than the<贺亚晨> 在 2025-06-18 上传 | 大小：143kb | 下载：0