[VHDL编程] clockVHDL

说明：利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s-The use of VHDL language design digital clock, can be a normal hour, minute, second timing function, respectively, by 6 digital tube display 24h, 60min, 60s
<可爱> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] Lab1_FPGA

说明：lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现-lab1- FPGA decency in this document on how to how to use the verilog Hdl and how to make it realize in FPGA development board
<陈轩辕> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] DE2_Default

说明：这是一个基于DE2平台的工程，适合于初学者学习DE2开发平台的很好的工程，是用Verilog语言编写的-This is a project based on the DE2 platform, suitable for beginners to learn DE2 development platform works well, is to use Verilog language
<wang> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] Mul

说明：VHDL乘法器 四输入 四输出的代码设计-VHDL multiplier four input four-output code design
<邵尉> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] watchver

说明：一个VHDL编写的时钟的程序，全部源代码打包上传-The clock to prepare a VHDL process, all source code packaged Upload
<jinyong> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] DE2_TV

说明：在altera公司的ED2板子上实现视频功能，这是完整的视频工程！-ED2 at altera board on the company' s implementation of video features, this is a complete video works!
<xuxuxu> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] FIFOinterface

说明：fifo(8):using ip-code and rd wd interface-fifo:using ip-code and rd wd interface
<sunbaoyu> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] double_subc

说明：Verilog 下 16位除法算法程序，高精度，固定17个时钟周期-Verilog under 16 division algorithm procedures, high-precision, fixed in 17 clock cycles
<huangyongbing> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] FIFOed_avalon_uart9.0

说明：Fifoed avalon-uart for sopc Builder
<vitaly> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] fre

说明：4位数字频率计控制，分为锁存、计数等几个模块-4 digital frequency meter control, is divided into latch, counting a number of modules, etc.
<qian> 在 2025-06-18 上传 | 大小：143kb | 下载：0

[VHDL编程] mux21a

说明：二选一，用于FPGA编程初学阶段，简单例子，使用时解压即可，Quartus II 9.0 (32-Bit)的应用(Two choose one, for FPGA programming beginner stage, a simple example, the use of decompression can be, Quartus II 9 (32-Bit) applications)
<star0402 > 在 2025-06-18 上传 | 大小：144kb | 下载：0

[VHDL编程] ZXM-SoundCard Extreme rev01 Source

说明：ZXM-SoundCard Extreme rev01 Source (AHDL)
<lvdpidor> 在 2022-01-31 上传 | 大小：143.42kb | 下载：0