[VHDL编程] FPGA的一些经验

说明：
<xiaoxiongbenben> 在 2008-02-09 上传 | 大小：144.17kb | 下载：1

[VHDL编程] multiplier

说明：在MAXPLUSII下实现BOOTH算法，可以进行任意位K×K的乘法-BOOTH algorthim implemented in the MAXPLUSII environment, which can carry out arbitrary bits multiplication.
<> 在 2025-06-18 上传 | 大小：144kb | 下载：0

[VHDL编程] VHDL

说明：一个直接数字频率合成的查表程序,VHDL语言,使用7128调试通过-A direct digital frequency synthesis of look-up table procedures, VHDL language, using 7128 debugging through
<Chen.Y.M> 在 2025-06-18 上传 | 大小：144kb | 下载：0

[VHDL编程] UARTVHDL

说明：使用vhdl语言在用fpga实现vart。-The use of VHDL language in the use of FPGA realize vart.
<liu> 在 2025-06-18 上传 | 大小：144kb | 下载：0

[VHDL编程] PCIe_BFM_Reference_Manual

说明：PCIe接口实现代码，针对xilinx公司的FPGA器件-PCIe controller for xilinx FPGA
<l> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] s5_led

说明：本实验是利用底板上的 LED 灯，实现LED 灯的循环点亮。-This experiment is the use of LED lights on the bottom plate, the cycle of the LED lamp is lit.
<luoyong> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] jk_ff

说明：a j_k flipflop in vhdl
<sariga> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] Viterbi-verilog-codes

说明：viterbi的无线局域网802.11协议接收端重要的一步。该资料为viterbi的verilog代码，它占用的资源相对比较低，而性能又高。-the viterbi wireless LAN 802.11 receiving end the important step. The viterbi verilog code, it takes up resources is relatively low, and high performance.
<陈佳华> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] FSM

说明：用verilog语言编写的状态机，包括状态机的各种标准写法，包括了modelsim的整个工程。-This code is used to describe the FSM. And it includes all modes of it.
<xiaofengyu> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] triple

说明：三速以太网的完整代码，已经过fpga验证，绝对好用-triple spide
<焦哥哥> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] ethernet

说明：ETHERNET，程序我已经验证过了，没有问题，大家可以放心使用。-ETHERNET, I program has already been verified, no problem, you can be assured use.
<董泽芳> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] Parallel-To-Serial-Converter

说明：Verilog Module for 8-Bit Loadable Serial/Parallel-In Parallel-Out Shift Registers with Clock Enable and Asynchronous Clear
<Raz> 在 2025-06-18 上传 | 大小：145kb | 下载：0