[VHDL编程] VerilogHDL

说明：用Verilog HDL语言编写的跑马灯小程序，可直接在FPGA上运行-With the Verilog HDL language of the Marquee applet can be run directly on the FPGA
<liwx> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] ad

说明：AD0820的驱动非常使用的 竞赛时自己写的-AD0820 driver is used when the race to write their own
<觉得> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] Viterbi

说明：实现VHDL的维特比译码 -VHDL Viterbi decoding to achieveVHDL Viterbi decoding to achieve
<飞熊> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] shift_regeister

说明：用blockram实现移位寄存器，开发语言为verilog hdl-Shift register with blockram achieve the development language for the verilog hdl
<郭淮> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] xuliejianceqi

说明：序列检测器在数据通信、雷达和遥控领域中用于检测同步识别标志。他是一种用来检测一组或多组序列型号的电路-Sequence detector in data communication, radar and remote areas to detect synchronization marker. He is used to detect one or more types of circuit sequence
<冯翔> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] FFT

说明：在其他的地方看到的关于FFT的学习资料，可以借鉴一下的-it is a introduction about FFT
<liuning0041> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] Table-Tennis

说明：应用quartus，实现兵乓球（中文解释），层次清晰，具有完整的解释-Application quartus, achieving table tennis (Chinese interpretation), the level of clear, with complete explanation
<CDM> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] 8LED_display

说明：利用双时钟异步实现8位LED显示，可作为抢答器的一种紧报实现方式-Achieved using two clock asynchronous 8-bit LED display can be used as a compact newspaper Responder way to achieve
<飞天德> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] VHDL-cpu

说明：使用vhdl 开发语言编写的 微处理器 内容比较详尽 -Developed using the language of the microprocessor vhdl
<王俊> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] LEDdianzhenxianshi

说明：吉大短学期CPLD实习程序 能够完成汉字的循环显示，显示的速度能够通过时钟信号加以控制。 在16×16 LED 点阵上显示汉字-Chittagong short term internship program CPLD to complete the cycle of Chinese characters display, the display speed can be controlled by the clock signal. In the 16 × 16 LED dot mat
<吴琦轩> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] cnt10

说明：用Quartus II开发的一个十进制计数器，包括仿真波形，下载文件，是完整工程。-With the Quartus II development of a decimal counter, including the simulation waveform, download files, is the complete project.
<鲁才> 在 2025-06-18 上传 | 大小：145kb | 下载：0

[VHDL编程] mini_cpu_verilog

说明：用verilog写的简单的CPU，有详细注释-Use verilog to write a simple CPU, with detailed notes
<> 在 2025-06-18 上传 | 大小：145kb | 下载：0