[VHDL编程] Example-2-4

说明：这些是verilog编程实例4,仅供参考-These are four examples of Verilog Programming for reference
<john> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] tom08

说明：SRAM 视频采集测试程序 读写时序控制 为解决时钟切换而做的测试程序-SRAM test sequential read and write control procedures to resolve the clock switching out of the test procedure
<刘留> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] caijika

说明：基于FPGA的图像采集卡的设计与相关说明-FPGA-based design of fr a me grabbers and related note
<> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] liushun

说明：流水灯和跑马灯的程序 已经编译 可以用 是quartus的开发环境-Marquee lights and running water has been the procedure can be used to compile the development environment is quartus
<杨兴华> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] FFs

说明：A verilog example code of a shifter register using 3 FFs. Commented-A verilog example code of a shifter register using 3 FFs. Commented!!
<Lokous> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] vhdlyanshi

说明：关于vhdl语言中的延时处理，适合初学者查看，非常不错的例子，顶一下呀-With regard to the delay in vhdl language processing, suitable for beginners view, a very good example of what you Top
<lishaozhe> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] modelsim

说明：学习modelsim 脚本仿真的绝佳范例 学习modelsim 脚本仿真的绝佳范例-modelsim
<项勇> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] butterfly2

说明：This VHDL code for butterfly filter banks-This is VHDL code for butterfly filter banks
<Marija> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] four_adder

说明：应用一位全加器的VHDL语言，创建一位全加器符号，用原理图完成四位全加器-Application of a full adder VHDL language, to create a full-adder symbol, with the principle of the completion of four full adder diagram
<安博> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] jiyufpgazhijiepinlvhechengqi

说明：FPGA的直接频率合成器的设计,新颖独特,很好的频率合成器的参考资料,尤其是运用逻辑门阵列的有参考价值.-Direct frequency synthesizer FPGA design, novel and unique, good reference frequency synthesizer, in particular the use of logic gate arrays have reference value.
<烟雨楼> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] VtoRGB

说明：Verilog写得BT656视频数据转为RGB数据的Quartus工程文件！-The verilog module for changing BT656 data to RGB data!
<GC> 在 2025-06-18 上传 | 大小：146kb | 下载：0

[VHDL编程] FPGA_design

说明：成功解决FPGA设计时序问题的三大点.word说明文档，很详细-FPGA design timing problems successfully solved the three points
<陈斌> 在 2025-06-18 上传 | 大小：146kb | 下载：0