资源列表

« 1 2 ... .60 .61 .62 .63 .64 2265.66 .67 .68 .69 .70 ... 4310 »

[VHDL编程自动售货机VHDL程序与仿真

说明:自动售货机VHDL程序与仿真,源码,具有很高的参考价值!-vending machines procedures and VHDL simulation source code, the high reference value!
<温暖感> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程1090

说明:7段数码显示译码器图形设计.doc!!!需要的快下哦-seven of the digital display decoder graphic design. Doc! ! ! Under the fast Oh! !
<骷髅> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程110detector_lab

说明:一个简单的探测110三位的探测器,用逻辑图和vhdl描述,包括实验报告和测试图。-a simple survey of 110 three detectors, and a logical map vhdl descr iption, including reports and experimental test plan.
<徐轶尊> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程key_prog

说明:简单易懂的4*4键盘扫描及显示程序。对编写其他形式的键盘扫描程序有一定的指导意义.-easy-to-read 4* 4 keyboard and display program. To the preparation of other forms of keyboard scan procedures are certain guiding significance.
<xht> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程naozhong

说明:用maxplus仿真 编译通过的.数字闹钟设计,自己定时,到点报警.-Using simulation to compile maxplus adopted. Digital alarm clock design, their timing, counting alarm.
<李志伟> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程Verilog[lattice]

说明:这是一有很好价值的verilog教程,本人就因此获意非浅,再次贡献给大家,希望大家有所帮助.-This is a very good value Verilog tutorial, I am going to be intended to greatly therefore, contribute to the U.S. again, I hope everybody help.
<ixia> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程auto.self.machine.VHDL

说明:货物信息存储,进程控制,硬币处理,余额计算,显示等功能。-Advance Cargo Information storage, process control, handle coins, and the balance calculation shows that functions.
<李立> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程ByteBlasterII

说明:自制FPGA用的ByteBlasterII下载线-Home ByteBlasterII used FPGA download cable
<test0731> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程fifo-

说明:
<陈强> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程UART

说明:在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助-In VHDL on the preparation of a UART communication protocol, for FPGA development of great help
<王忠> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程VERILOGHDL

说明:this a book about the verilog-hdl design and circuit simulation and synthesize example
<管清宇> 在 2025-06-18 上传 | 大小:140kb | 下载:0

[VHDL编程internet_FPGA

说明:介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程-Xilinx introduced the latest EDK9.1i and ISE9.1i the use of tools such as the design process
<伍迪> 在 2025-06-18 上传 | 大小:140kb | 下载:0
« 1 2 ... .60 .61 .62 .63 .64 2265.66 .67 .68 .69 .70 ... 4310 »

源码中国 www.ymcn.org