[VHDL编程] fsg

说明：FSK调制与解调VHDL程序及仿真，完全实现！毕业论文实用！-FSK modulation and demodulation process and VHDL simulation, the full realization of Thesis and practical
<qiming> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] shi-zhong

说明：基于fpga的时钟设计，包含报时模块，时段控制，等-Fpga-based clock design contains timekeeping module, time control, and so on. .
<zhouzhou> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] lesson2

说明：eda学习资料，简单易懂，适合入门级别的人学习-eda learning files
<健康路> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] wb_dma_latest.tar

说明：这是一个简单IP核的DMA桥，他有两个WISHBONE接口，该平台可实现在两个相同或不同接口之间DMA数据的搬运。-This is a simple DMA/Bridge IP core. It has two WISHBONE interface. It can perform DMA transfers between the two interfaces or on the same interfaces.
<云海> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] hamming

说明：32位海明码编码解码的vhdl代码，有testbench验证。-32 Hamming code encoding and decoding of vhdl code, testbench verification.
<wangyingstu> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] STARTER_VGA

说明：SPARTAN3E500 GVA VERILOG语言-SPARTAN3E500 GVA
<hanbojiang> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] test8

说明：xilinx工程文件，test8.v是源代码，实现了逐位进位的加法器、减法器，和逻辑运算功能。运行通过，仿真成功。-Xilinx engineering documents, test8. V is the source code, to achieve the cascaded carry adder, subtracter, and logical operations function. Running through, the simulation is successful.
<gjjh> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] A8259

说明：Altera Quartus Megacore of A8259 (IRQ Controller). Published by Altera for free after the IP Megacore portfolio has changed.
<Markus> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] clander

说明：Verilog HDL编写的电子时钟 可以显示 时分秒 能够调整时间-Verilog HDL prepared using the electronic clock
<仇鹏生> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] firfilterverilog

说明：FIR FILTER DESIGNED IN VERILOG FOR 4 BIT MULTIPLIER
<neha> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] 05413cordic

说明：VHDL CODE FOR CORDIC ALGORITHM
<gopalakirshnan> 在 2025-06-19 上传 | 大小：140kb | 下载：0

[VHDL编程] mac

说明：基于网口的收发数据及解析数据内容的verilog代码实现-Based on the Internet port to send and receive data and parse the contents of the data verilog code
<施楠> 在 2025-06-19 上传 | 大小：140kb | 下载：0