资源列表
[VHDL编程] chengfa-verilog
说明:booth乘法器verilog代码.利用移位和加法来实现乘法-verilog<王林> 在 2025-06-19 上传 | 大小:138kb | 下载:0
[VHDL编程] softwarearchitecture
说明:描述了软件架构相关工作,如何成长为软件架构师的相关要点-Software architecture describes the related work, how to grow the relevant points for the software architect<黄威> 在 2025-06-19 上传 | 大小:138kb | 下载:0
[VHDL编程] 74hc138
说明:用Verilog实现编码器74hc138的功能-Verilog realization of the encoder with the features 74hc138<qinmingmin> 在 2025-06-19 上传 | 大小:138kb | 下载:0
[VHDL编程] RISCcpu
说明:this verilog model of RISC CPU-this is verilog model of RISC CPU<Harshit B J> 在 2025-06-19 上传 | 大小:138kb | 下载:1
[VHDL编程] a-four-emitting-diode
说明:用veriHDL语言编辑的一个四位二进制+七个发光二极管-VeriHDL language editor with a four of seven light-emitting diode binary+<sxl> 在 2025-06-19 上传 | 大小:138kb | 下载:0
[VHDL编程] round_nearest
说明:this file is vhdl codes for rounding the floating point number to nearest number.it is useful for floating point multiplier.<elahe> 在 2025-06-19 上传 | 大小:138kb | 下载:0
[VHDL编程] ep2c35_4_15_signal_generator
说明:这个程序由verilog语言编写。用来在FPGA内产生各种常用信号,如方波。-This program is writen by verilog HDL.it is for generate waves in FPGA<Nevin Young> 在 2025-06-19 上传 | 大小:138kb | 下载:0
[VHDL编程] ads1675_if
说明:verilog时序图编写和测试代码,代码完整已经经过测试可以运行。-verilog timing diagram writing and testing code, the code has been tested to the full run.<benzema> 在 2025-06-19 上传 | 大小:138kb | 下载:0
[VHDL编程] automation-up-down-controler-design
说明:利用fpga对自动升降电梯的开发 附有程序的说明-Using fpga development of automatic elevators with a descr iption of the program<魏庆健> 在 2025-06-19 上传 | 大小:138kb | 下载:0