资源列表

« 1 2 ... .67 .68 .69 .70 .71 2272.73 .74 .75 .76 .77 ... 4310 »

[VHDL编程VHDL-com

说明:由发送模块、接收模块组成,基于XC3S500E实现。-Send module, receive module based on the XC3S500E to achieve.
<pang_gy> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程LCD1602

说明:用VERILOG HDL编写的LCD1602例程,很好用,欢迎指点-LCD1602 routines, written in VERILOG HDL useful, welcome advice
<钱世俊> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程JOYSTICK

说明:基于FPGA EPM1270芯片的JOYSTICK程序,使用Verilog编写,能正常使用,引脚已配好-, Use the JOYSTICK program based on FPGA EPM1270 chip in Verilog, normal use, the pin with a good
<周涛> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程EtherNet

说明:以太网控制器的FPGA实现,用Verilog语言编写!-Ethernet controller FPGA, Verilog language!
<Shawn> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程基于MIPS指令集的五级流水线

说明:运用verilog语言实现的MIPS指令集,包括加、减、比较、与、异或等指令。运用五级流水线,设置IF,ID,EX,MEM、WB五个栈间计算模块。运用了forwarding和stop技术。可以使用modelsim验证。
<cjc87267137> 在 2013-07-03 上传 | 大小:138.25kb | 下载:0

[VHDL编程vga-veriloghdl

说明:用Verilog HDL编写的VGA显示驱动程序-大家共同学习-Prepared using Verilog HDL VGA display driver- we learn together
<> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程CNT999

说明:使用VHDL设计999加法计数器,并使用扫描译码电路将数字显示在数码管上。顶层设计使用的原理图-Design using VHDL adder 999 counters, and use the digital scan decode circuit in the digital tube display. Schematic top-level design using
<杨芸> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程tb_axi4

说明:介绍如何使用vivado来调用和封装IP核,测试AXI4总线的三种功能协议。-It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.
<岑家俊> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程USB_Blaster

说明:FPGA下载工具的原理图,可以自己做,了解真正的下载-FPGA download development
<梁海松> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程FPGA-ps2-lcd1602

说明:基于FPGA的ps2解码lcd1602显示-PS2 decoding LCD1602 display based on FPGA
<中华> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程lab4

说明:上传的文档以及代码是利用system generator来实现一些简单功能的实例,主要给system generator初学者一些参考-Upload documents and code using system generator to implement some simple examples of functions, primarily to beginners some reference system generator
<檀雨> 在 2025-06-19 上传 | 大小:139kb | 下载:0

[VHDL编程3-8

说明:38译码器基于FPGA的详尽的Verilog HDL源码,可实现拨动开关小灯对应亮灭-38 decoder design
<he> 在 2025-06-19 上传 | 大小:139kb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 2272.73 .74 .75 .76 .77 ... 4310 »

源码中国 www.ymcn.org