资源列表

« 1 2 ... .71 .72 .73 .74 .75 2276.77 .78 .79 .80 .81 ... 4310 »

[VHDL编程mod6_cnt

说明:一个用VerilogHDL语言编写的模6的二进制计数器-a Verilog HDL language used in the preparation of the six-binary counter
<胡东> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程USB11112

说明:USB的vhdl代码,具有很强的指导意义,对FPGA进行usb控制很有帮助!-USB vhdl code, which is of great guiding significance. the FPGA control usb helpful!
<温暖感> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程vdevice

说明:基于FPGA系统的数字电压表设计大范围,超精确的详细报告,共有40多页-FPGA-based system design digital voltage meter large-scale and ultra-precise details of the report, a total of over 40 pages
<刘嵘> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程source

说明:王金明编写的《Verilog HDL程序设计教程》书中的例子原码,适合于初学者。-Wang Jinming prepared Verilog HDL Programming Guide book, examples of the original code, suitable for beginners.
<wangyunshann> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程1

说明:高效结构的多输入浮点乘法器在FPGA上的实现-Efficient structure of multi-input floating-point multiplier in FPGA Implementation
<stormy> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程zhuangtaijijtd_VHDL

说明:用VHDL 和有限状态机的方法设计了主干道与支干道的交叉路*通信号灯无人自动管理的控 制系统。将路口红绿灯的各种亮灯情况定义不同的状态,路口状况定义为触发条件,组成有限状态机
<wang> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程3des_vhdl

说明:3重DES(3DES)加密算法的问答及其VHDL实现。-3 re-DES (3DES) encryption algorithm and the Q
<张开文> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程DE2_TV

说明:这是一个基于DE2平台的工程,适合于初学者学习DE2开发平台的很好的工程,是用Verilog语言编写的-This is a project based on the DE2 platform, suitable for beginners to learn DE2 development platform works well, is to use Verilog language
<wang> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程DE2_TV

说明:用于Altera公司DE2开发板的TV demonstration-Altera Corporation for DE2 development board of the TV demonstration
<Morgan> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程ADControl

说明:此程序为Verilog控制ADC的全部程序,已检验可以应用-This procedure for the Verilog control ADC all procedures can be applied to test
<Johonson> 在 2025-06-19 上传 | 大小:137kb | 下载:0

[VHDL编程Sec_counter

说明:Seconds Counter USing 50Mhz clock,VHDL, Spartan 3E, Nexys 2
<sidpokhrel > 在 2025-06-19 上传 | 大小:138kb | 下载:0

[VHDL编程State_machine_1

说明:VHdL code to implement simple state machine
<spiegel> 在 2025-06-19 上传 | 大小:138kb | 下载:0
« 1 2 ... .71 .72 .73 .74 .75 2276.77 .78 .79 .80 .81 ... 4310 »

源码中国 www.ymcn.org