[VHDL编程] 5B6B-codec

说明：verilog hdl实现5B6B编译码（光纤通信线路码型），包含了时钟发生器模块 ，信号源模块 ，编码模块 ，译码模块， 和检错模块，并通过modesim仿真验证。-verilog hdl achieve 5B6B encoding and decoding (code-based fiber-optic communication lines), contains a clock generator module, signal source modules, code modules, d
<林海全> 在 2025-06-24 上传 | 大小：4kb | 下载：1

[VHDL编程] a-software-uart

说明：C8051工作在48Mhz下，完全有能力进行资源的扩展，以实现低成本处理器完成更复杂的任务，文章提出了一种通过单片机普通IO端口完成串口通讯的方法，很好的弥补了通讯端口不足的瓶颈 -C8051 work in 48Mhz, the resource is fully capable of expansion, in order to achieve low-cost processor to complete more complex tasks, the article presents a
<chang> 在 2025-06-24 上传 | 大小：540kb | 下载：0

[VHDL编程] Based-on-FPGA-of-FIR-filters

说明：基于FPGA的高阶FIR滤波器的设计，数字滤波器，分布式算法，CSD编码-Based on FPGA order FIR filters
<李功福> 在 2025-06-24 上传 | 大小：4.5mb | 下载：0

[VHDL编程] the-elliptic-filter

说明：基于FilterSolutions软件的椭圆滤波器设计-FilterSolutions software based on the elliptic filter design
<李> 在 2025-06-24 上传 | 大小：453kb | 下载：0

[VHDL编程] zzz

说明：智能化人机接口实验，实现开机显示START，输入参数00-99，参数输入个数十个，并存于RAM 50H-99H中。-Intelligent man-machine interface experiments, and boot display START, input parameters 00-99, the number of parameter input ten co-exist in the RAM 50H-99H.
<陈素云> 在 2025-06-24 上传 | 大小：5kb | 下载：0

[VHDL编程] Locking_device

说明：EDA课程设计，基于DE2板的八位十进制锁码器，vhdl源程序！-EDA curriculum design, based on the DE2 board to eight decimal lock code reader, vhdl source code!
<> 在 2025-06-24 上传 | 大小：10.95mb | 下载：0

[VHDL编程] 1820

说明：verilog下18b20测温并显示到数码管上-verilog and display to the next 18b20 temperature on the digital control
<刘欣> 在 2025-06-24 上传 | 大小：6kb | 下载：0

[VHDL编程] vga

说明：verilog通过VGA显示一个汉字，800X600@72Hz-verilog character through a VGA display, 800X600 @ 72Hz
<刘欣> 在 2025-06-24 上传 | 大小：7kb | 下载：0

[VHDL编程] res

说明：verilog下fpga4路抢答器，有数码管显示和蜂鸣-verilog next fpga4 Road Responder, a digital display and buzzer
<刘欣> 在 2025-06-24 上传 | 大小：5kb | 下载：0

[VHDL编程] timer

说明：verilog秒表fpga 4位数码管显示-verilog digital display stopwatch 4
<刘欣> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] r232

说明：verilog下fpga串口，波特率115200，与PC通信-Under verilog fpga serial port, baud rate 115200, and PC communication
<刘欣> 在 2025-06-24 上传 | 大小：7kb | 下载：0

[VHDL编程] Four-binary-adder

说明：程序1：4位二进制加法计数器（EDA实验中用到的)-Four binary adder
<denwei0011> 在 2025-06-24 上传 | 大小：1kb | 下载：0