[VHDL编程] UART16550(Verilog)

说明：通过各项仿真的模块代码，是一个标准的模块，可以直接使用-Through various simulation module code is a standard module, can be used directly
<阿汤哥> 在 2025-06-24 上传 | 大小：11kb | 下载：0

[VHDL编程] 8b10encode

说明：8b10b编码器是设计高速数据发送的重要编码方式，其中有源代码还有具体设计文档-8b10b encoder design of high-speed data transmission encoding, including source code, there are specific design documents
<阿汤哥> 在 2025-06-24 上传 | 大小：763kb | 下载：0

[VHDL编程] verilog-handouts

说明：卡内基梅陇大学verilog讲义，包括综合，仿真，行为级建模-Carnegie Mellon University verilog handouts, including synthesis, simulation, behavioral modeling
<雷亮> 在 2025-06-24 上传 | 大小：229kb | 下载：0

[VHDL编程] Lab_COUNTER

说明：Lab experiment : 50 MHz clk 4 bit counter (CLR + parallel load + pause ) on spartan3e
<fox> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] Lab_LCD

说明：Building a character LCD interface on Spartan-3E FPGA
<fox> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] Lab-PS2

说明：implementing PS2 interface on Spartan-3E FPGA Kit (including the ucf file + PS2 module + main moudel as top level )
<fox> 在 2025-06-24 上传 | 大小：2kb | 下载：1

[VHDL编程] adding-ad1981-ac97-coced-as-OBP-in-ML505-kit

说明：inlcluded : AD1985 interface IP + C software for standalone microblaze using this interface to communicate with AD1985 codec
<fox> 在 2025-06-24 上传 | 大小：51kb | 下载：0

[VHDL编程] cordic_atan

说明：实现cordic vector模式 3级流水线 24级迭代-24 iterations of the three pipeline cordic vector mode
<呵呵呵> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] Bus_REG_Clk_Crosser

说明：Clock crosser of register bus
<zomepolle> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd1602

说明：利用FPGA 点亮lcd1602,显示字符。利用FPGA 点亮lcd1602,显示字符-lcd1602 display lcd1602 display lcd1602 display
<黎胜> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] PSK

说明：该文档是PSK调制，是8PSK调制方法的VHDL源代码-This document is the PSK modulation, 8PSK modulation method VHDL source code
<谢俊龙> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] Basic-system-of-nexys3

说明：the basic system of nexys3(soft core)
<张三> 在 2025-06-24 上传 | 大小：1.9mb | 下载：1