资源列表
[VHDL编程] FPGA_DS18B20
说明:利用FPGA,vhdl语言设计,控制DS18B20芯片温度检测。-FPGA, vhdl language design, control DS18B20 chip temperature detection<卢宇生> 在 2025-06-20 上传 | 大小:729kb | 下载:0
[VHDL编程] bujindianji
说明:利用FPGA,VHDL语言的状态机设计步进电机驱动。-FPGA, VHDL language state machine design stepper motor driver. . .<卢宇生> 在 2025-06-20 上传 | 大小:286kb | 下载:0
[VHDL编程] manchester-decoder-encoder
说明:Manchester Encoder - Decoder-Manchester Encoder- Decoder<Archie> 在 2025-06-20 上传 | 大小:9kb | 下载:0
[VHDL编程] Simply-RISC-M1-Core.tar
说明:Simply RISC M1 Core.tar<Archie> 在 2025-06-20 上传 | 大小:275kb | 下载:0
[VHDL编程] minimips_latest.tar
说明:minimips MIPS CPU源码,包括文档说明-minimips CPU source code documentation etc<Archie> 在 2025-06-20 上传 | 大小:487kb | 下载:0
[VHDL编程] axi_master_latest.tar
说明:RobustVerilog generic AXI master stub源码,包括文档说明-RobustVerilog generic AXI master stub<Archie> 在 2025-06-20 上传 | 大小:18kb | 下载:1
[VHDL编程] sgmii_latest.tar
说明:This core implements Physical Coding Sublayer of 1000BaseX transmission (IEEE 802.3 Clause36 and 37). This core can also be used for SGMII interface as this interface leverages 1000BaseX PCS. The differences between the 2 protocols are Link-timer and<Archie> 在 2025-06-20 上传 | 大小:15.3mb | 下载:0
[VHDL编程] comp_16
说明:设计16位同步计数器 要求:(1)分析16位同步计数器结构和电路特点; (2)用硬件描述语言进行设计; (3)编写测试仿真并进行仿真。-Design 16-bit synchronous counter requirements: (1) analysis of the 16-bit synchronous counter and circuit characteristics (2) hardware descr iption language design (3) pre<15416> 在 2025-06-20 上传 | 大小:20kb | 下载:0