资源列表
[VHDL编程] code-water-no-cache
说明:5级流水无cache的cpu代码,基于verilog,串行,两级流水-cpu code with no water nor cache<Victor> 在 2025-06-24 上传 | 大小:12kb | 下载:0
[VHDL编程] digita_clock
说明:spartan 3 7 segment clock display<asra12> 在 2025-06-24 上传 | 大小:4.12mb | 下载:0
[VHDL编程] VHDL-uart
说明:本程序应用VHDL语言,详细描述了RS232串口协议,包括发送,接收,波特率的产生,模块化编程,对于初学者尤为有宜!-The program in VHDL language, the detailed descr iption of the RS232 serial protocol, including sending, receiving, and baud rate generation, modular programming, especially for beginners sho<wangsheng> 在 2025-06-24 上传 | 大小:13kb | 下载:0
[VHDL编程] labs_system_verilog_testbench
说明:system verilog testbench 对应代码。-labs for system verilog testbench<李倩> 在 2025-06-24 上传 | 大小:70kb | 下载:0
[VHDL编程] VHDL_light
说明:设计一个交通灯: 初始四个方向的红灯全亮。延时1秒。 东西方向绿灯亮,南北方向红灯亮。延时5秒。 东西方向黄灯闪,南北方向红灯亮。延时2秒。 东西方向红灯亮,南北方向绿灯亮。延时5秒。 东西方向红灯闪,南北方向黄灯闪。延时2秒。 返回2,继续运行。 紧急情况时手动控制四个方向红灯全亮。之后返回打断时的状态继续。-The design of a traffic light: all bright red light of the initial four directi<> 在 2025-06-24 上传 | 大小:1kb | 下载:0