[VHDL编程] ram

说明：CPU中一个部件——ＲＡＭ的编程，运用ＦＰＧＡ，硬件描述语言-CPU a part-- RAM programming, using FPGA, hardware descr iption language
<回音男孩> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] picoblaze

说明：picoblaze top level entity for xilinx
<nassim> 在 2025-06-24 上传 | 大小：568kb | 下载：0

[VHDL编程] xmtr

说明：运用VHDL语言，实现串口的发送子程序，可以将该模块直接套入主程序。-VHDL UART SEND
<陈诚> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Recv

说明：运用VHDL语言，实现串口的接收子程序，可以将该子模块加载到主程序中。-VHDL UART RECEIVE
<陈诚> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] AntGlitch

说明：运用VHDL语言，实现脉冲采集的滤波子程序，利用打两拍进行毛刺滤波，可以将该子模块加载到主程序中。-The use of the VHDL language, to achieve the the pulse collected filtering subroutine utilize playing two beats glitch filtering, the sub module is loaded into the main program.
<陈诚> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] baud_gen

说明：运用VHDL语言，实现串口收发程序中的波特率设置的子程序，可以将该子模块加载到主程序中。-VHDL language, set the baud rate of the serial transceiver subroutine, this sub-module is loaded into the main program.
<陈诚> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] switch

说明：运用VHDL语言，实现MAX7317的采集程序，可以将该子模块加载到主程序中。-The use of VHDL language the MAX7317' s acquisition program, this sub-module is loaded into the main program.
<陈诚> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] AD7793

说明：运用VHDL语言，实现AD7793芯片的采样程序和SPI的通讯程序，可以将该子模块加载到主程序中。-VHDL language to achieve the AD7793 chip sampling procedures and SPI communication program, this sub-module is loaded into the main program.
<陈诚> 在 2025-06-24 上传 | 大小：2kb | 下载：1

[VHDL编程] adc

说明：实现模数转换功能,采样频率为时钟频率的36分之1，可以双路同时采样，并且串行输出，输出数据14位有符号数。-The analog-to-digital conversion, the sampling frequency is 1/36 of the clock frequency, can be dual simultaneous sampling, as well as serial output, the output data 14 of the number of symbols.
<zwl6600233> 在 2025-06-24 上传 | 大小：368kb | 下载：0

[VHDL编程] Msignal_text

说明：M序列发生器，长度可调，输出为有符号数，性能稳定。-M-sequence generator, adjustable length, the output for a number of symbols, and stable performance.
<zwl6600233> 在 2025-06-24 上传 | 大小：46kb | 下载：0

[VHDL编程] signaltext

说明：信号检测，有模数转换芯片驱动，32点周期积分，判决门限2048-Signal detection, analog-to-digital conversion chip driver, 32-point cycle integral, decision threshold 2048
<zwl6600233> 在 2025-06-24 上传 | 大小：1.53mb | 下载：0

[VHDL编程] BlockRam

说明：块状ram使用实例，实现深度和宽度可调的FIFO，buffer。-The block ram instance, depth and width adjustable FIFO, buffer.
<zwl6600233> 在 2025-06-24 上传 | 大小：2.83mb | 下载：0