[VHDL编程] 21_ds1302

说明：基于FPGA与DS1302时钟芯片采用Verilog HDL语言编写的数字时钟实现-Based on FPGA and DS1302 clock chip using Verilog HDL language of the digital clock to achieve
<邹海春> 在 2025-06-10 上传 | 大小：4.25mb | 下载：0

[VHDL编程] dataroad

说明：VHDL数据通路实验，内容包括：总线通信的基本原则；设备寻址的过程；掌握总线分时复用的方法；掌握多个部件数据通信时数据通路建立过程与控制信号和时序信号的关系。 -VHDL datapath experiments, including: basic principles bus communication Device Addressing process master bus time-multiplexing method grasp the multiple components
<Toby> 在 2025-06-10 上传 | 大小：572kb | 下载：0

[VHDL编程] text9

说明：数字电路实验：计数器。使用小规模集成器件设计计数器的；使用中规模集成器件设计计数器的；Verilog HDL对计数器的建模-Digital circuit experiment: Counter. The use of small-scale integrated device design counter Use medium-scale integrated devices designed to counter Verilog HDL modeling counter
<Toby> 在 2025-06-10 上传 | 大小：619kb | 下载：0

[VHDL编程] key

说明：应用verilog语言实现4*3按键输入显示在数码管上。-Application verilog language 4* 3 key input on the digital display.
<陈超帅> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpin

说明：这是一个二进制的最简单分频器，是一个简短的fpga代码，用verilog书写-This is the most simple of a binary frequency divider, the fpga is a short code, written in verilog
<燕归梁> 在 2025-06-10 上传 | 大小：353kb | 下载：0

[VHDL编程] microwave

说明：VHDL语言实现微波炉的程序，能够实现倒计时，点阵显示剩余时间，火力大小等，到时间的蜂鸣器报警-VHDL language program Microwave
<陈海勇> 在 2025-06-10 上传 | 大小：1.1mb | 下载：0

[VHDL编程] CRC-CCITT_3c120

说明：EP3C120硬件下的NIOSii运行，经过测试ok，CRC校验源码。-A table-driven implementation of CRC-CCITT checksums.
<李栋> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] dma-NIOSii_3c120

说明：EP3C120芯片上运行的DMA方式程序，经过验证ok。适合NIOSii代码修改或移植。-program for EP3C120 DMA process.
<李栋> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] 4NandFlash

说明：fpga读写nandflash,verliog代码。16位读写，经测试。用于fpga带nandflash模块-pga read nandflash, verliog code. 16 read, tested. Modules for fpga with nandflash
<杨洋> 在 2025-06-10 上传 | 大小：877kb | 下载：0

[VHDL编程] CPU

说明：4位精简指令集的cpu设计，是数字电路与逻辑的课程设计，对于学习微处理器和数字电路的同学还是很有帮助的-4 RISC cpu design, digital circuit and logic of curriculum design, microprocessors and digital circuits for learning or helpful for students
<lu> 在 2025-06-10 上传 | 大小：3.85mb | 下载：0

[VHDL编程] DDS4.mdl

说明：DDS(快速正交调制）生成正弦波形，利用相位累加字进行累加，查找查找表内容输出正弦数据，在通信领域应用很多，我采用的是matlab的simulink进行前期仿真-DDS (fast quadrature modulation) to generate sine wave, the use of the word to accumulate phase accumulation, content output sine lookup table lookup data in many applic
<lu> 在 2025-06-10 上传 | 大小：12kb | 下载：0

[VHDL编程] digtal-experiment

说明：8位计算器的设计,可以实现有效数字为8位的有理数的加减乘除运算,同时运用状态机,可以实现连续计算功能-8 calculator is designed to achieve an effective figure of eight of the rational number arithmetic operations, while the use of state machines, can achieve continuous computing
<lu> 在 2025-06-10 上传 | 大小：19.57mb | 下载：0