[VHDL编程] vhdl

说明：伪随机码发生器的VHDL实现 随着通信理论的发展，早在20世纪40年代，香农就曾指出，在某些情况下，为了实现最有效的通信，应采用具有白噪声的统计特性的信号。另外，为了实现高可靠的保密通信，也希望利用随机噪声。然而，利用随机噪声最大困难是它难以重复产生和处理。直到60年代，伪随机噪声的出现才使这一难题得到解决-Pseudo-random code generator for VHDL realize communication with the development of the theor
<张之晗> 在 2025-06-24 上传 | 大小：212kb | 下载：0

[VHDL编程] OFDMcode_VHDL

说明：用matlab语言对ofdm的原理进行仿真，并配有多张仿真图-Matlab language used on the OFDM principle simulation, and with a number of simulation Figure Zhang
<柳星> 在 2025-06-24 上传 | 大小：39kb | 下载：0

[VHDL编程] dianti

说明：一个vhdl语言写的描述六层电梯的运行，有报警信号。通过了测试-A VHDL language descr iption of six-storey elevator operation, has alarm signal. Passed the test
<李叶> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] OFDM

说明：介绍了基于fpga的OFDM 宽带数据通信同步系统设计与实现.-FPGA introduction of OFDM-based broadband data communication systems design and implementation of synchronization.
<雍小文> 在 2025-06-24 上传 | 大小：230kb | 下载：0

[VHDL编程] fifo-

说明：
<陈强> 在 2025-06-24 上传 | 大小：140kb | 下载：0

[VHDL编程] cuart

说明：有关UART的源程序，基于Altera 的 。很好用的，希望对大家有帮助-On the UART
<曙光> 在 2025-06-24 上传 | 大小：5kb | 下载：0

[VHDL编程] pn

说明：用Verilog语言生成7位的小m序列，产生pn码-Verilog language used to generate seven small m sequence code generated pn
<楚鹤> 在 2025-06-24 上传 | 大小：2kb | 下载：1

[VHDL编程] jtag_logic

说明：这是自制altera usb_blaster所用到的CPLD程序，用VHDL语言写的。
<wdy2004> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ok1

说明：用vhdl语言编写的ps2键盘识别程序,并可输出到8*8矩阵显示-Using VHDL language ps2 keyboard identification procedures, and output to 8* 8 matrix display
<sclzcq> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] RISC_Core

说明：这是用VerilogHDL描述的一个8位精简指令集处理器，包含完整代码，各种文档，以及测试环境。-This is described in VerilogHDL with an 8-bit RISC processor, including the integrity of the code, a variety of documents, as well as the test environment.
<wdy2004> 在 2025-06-24 上传 | 大小：309kb | 下载：0

[VHDL编程] fsm

说明：非常好的fsm介绍，需要的可以看看，还是不错的-Very good introduction FSM needs to look at, or good
<刘峰> 在 2025-06-24 上传 | 大小：186kb | 下载：0

[VHDL编程] diantikongzhiqi

说明：本设计是本人的课程设计，基于VHDL的电梯控制器的设计，能够实现12层电梯控制，上下开关，关门延时，提前关门，状态显示，通过波形仿真进行观看结果-The design is my curriculum design, VHDL-based elevator controller design, can achieve 12-storey elevator control, up and down switch, closing delay, early closing, the status d
<polly> 在 2025-06-24 上传 | 大小：67kb | 下载：0