[VHDL编程] CD1_MT9M034_DISPLAY_SAVE

说明：基于FPGA的MT9M034图像采集显示并存在TF卡是的例程，FPGA和SDRAM完成了RAW图像的采集和转成RGB，并通过VGA显示。NIOS完成了RGB图像存成BMP图像的功能和CMOS的IIC配置-Based on FPGA MT9M034 image acquisition and displayed and TF card is routines, FPGA and SDRAM completed the acquisition of raw image and convert the
<丁> 在 2025-06-18 上传 | 大小：6.57mb | 下载：0

[VHDL编程] PS2shubiao

说明：基于FPGA的PS2鼠标项目 EP4CE系列-PS2 mouse project based on FPGA
<liagnlin> 在 2025-06-18 上传 | 大小：539kb | 下载：0

[VHDL编程] Stopwatch

说明：在quatus平台，verilog语言编写的秒表代码。实现功能开始，暂停，复位，显示暂停。在Cyclone2上运行通过。-In quatus platform, verilog language stopwatch code. Achieve functional start, pause, reset, pause the display. On Cyclone2 run through.
<王健> 在 2025-06-18 上传 | 大小：6.3mb | 下载：0

[VHDL编程] chuzuche

说明：出租车vhdl程序，并带有testbench仿真程序，通过开始按键复位，然后根据行使信号进行公里计数，起步价3公里8元钱，超过3公里一公里1元钱-Taxi vhdl program, with a testbench simulation program, started by the reset button, then the exercise kilometer count signal, starting at 3 km 8 yuan, more than three kilometer
<huawei> 在 2025-06-18 上传 | 大小：552kb | 下载：0

[VHDL编程] can-sja1000

说明：CAN总线开发代码，FPGA与sja1000通信，可实现CAN的接收和发送。-The FPGA and the sja1000 CAN bus development code, communication, which CAN realize the CAN send and receive.
<孙海洋> 在 2025-06-18 上传 | 大小：522kb | 下载：0

[VHDL编程] cgra-full

说明：verilog code for cgra architecture
<rajesh> 在 2025-06-18 上传 | 大小：26kb | 下载：0

[VHDL编程] bus-invertcoding

说明：verilog code for bus invert coding
<rajesh> 在 2025-06-18 上传 | 大小：55kb | 下载：0

[VHDL编程] fibonaccicode

说明：verilog code for fibonacci codes
<rajesh> 在 2025-06-18 上传 | 大小：5kb | 下载：0

[VHDL编程] floating-point-multip

说明：verilog code for floating point multiplier
<rajesh> 在 2025-06-18 上传 | 大小：50kb | 下载：0

[VHDL编程] random_num

说明：Random number generation
<mproject> 在 2025-06-18 上传 | 大小：832kb | 下载：0

[VHDL编程] Array_slice_1Dx1D_of-bit-vector

说明：Array slice 1dx1D for individual access of element
<mproject> 在 2025-06-18 上传 | 大小：91kb | 下载：0

[VHDL编程] RAM1

说明：Ram source code 32-bit.
<mproject> 在 2025-06-18 上传 | 大小：475kb | 下载：0