[VHDL编程] uart

说明：本设计用接口芯片的VHDL的设计方法，通过对MAX232串行通总线接口的设计，掌握发送与接收电路的基本设计思路，并进行串口通信-This design using VHDL design methodology interface chip, through the MAX232 serial communication bus interface design, master the basic design ideas to send and receive circuits, and se
<typ> 在 2025-06-24 上传 | 大小：3.12mb | 下载：0

[VHDL编程] elevator_controller

说明：采用verilog写的四层电梯控制程序，有相应的图片，报告，容易理解-Elevator controller program of four floors use the Verilog, and it includes paper and picture,and it is very easy understand.
<maogang> 在 2025-06-24 上传 | 大小：1.22mb | 下载：0

[VHDL编程] FPGADM9000AVerilog

说明：FPGA控制DM9000A进行以太网数据收发的Verilog实现-FPGA control DM9000A Ethernet data transceiver Verilog realize
<飞翔> 在 2025-06-24 上传 | 大小：2.67mb | 下载：0

[VHDL编程] FPGAADS8364

说明：FPGA控制AD采样芯片ADS8364，电力行业应用很广-FPGA control AD chip ADS8364 sampling
<飞翔> 在 2025-06-24 上传 | 大小：533kb | 下载：0

[VHDL编程] ARMaFPGA

说明：ARM与FPGA结合的几十篇文章，非常有参考价值，工程师必备-ARM and FPGA combination of dozens of articles
<飞翔> 在 2025-06-24 上传 | 大小：4.39mb | 下载：0

[VHDL编程] cnt24

说明：VHDL24秒篮球倒计时,VHDL编写，实现23到0计数。quartues ii 9.1编写的。-VHDL24 sec basketball countdown, written in VHDL, to achieve 23 to 0 count. Quartues written in II 9.1.
<Ronge> 在 2025-06-24 上传 | 大小：142kb | 下载：0

[VHDL编程] cnt60

说明：60秒加一计数器，实现0到59秒计时。可以参照此例编写一个FPGA时钟，代码用VHDL编写。开发环境为quertues ii9.1.-60 seconds with a counter, to achieve 0 to 59 seconds. Can refer to this case to write a FPGA clock, the code written in VHDL. Development environment for quertues ii9.1.
<Ronge> 在 2025-06-24 上传 | 大小：168kb | 下载：0

[VHDL编程] music

说明：VHDL电子琴，采用vhdl编写，通过蜂鸣器发出7种不同频率的音阶实现简易电子琴功能。-VHDL electronic organ, written by VHDL, the realization of simple electronic organ function in 7 different frequency scale through the buzzer.
<Ronge> 在 2025-06-24 上传 | 大小：194kb | 下载：0

[VHDL编程] PLL

说明：fpga锁相环的使用例程，可以教您如何使用PLL锁相环。-FPGA phase-locked loop using the routines, can teach you how to use PLL phase locked loop.
<Ronge> 在 2025-06-24 上传 | 大小：344kb | 下载：0

[VHDL编程] singt

说明：使用FPGA产生一个正弦波，里面带有嵌入式逻辑分析仪的仿真文件。-Using FPGA to generate a sinusoidal wave, simulation files with embedded logic analyzer.
<Ronge> 在 2025-06-24 上传 | 大小：1.2mb | 下载：0

[VHDL编程] speak3

说明：在FPGA上实现简易电子琴功能，再加上了一个实时时钟功能，时钟很稳定，很精准。-The realization of simple electronic organ function in the FPGA, coupled with a real time clock, the clock is very stable, very accurate.
<Ronge> 在 2025-06-24 上传 | 大小：320kb | 下载：0

[VHDL编程] sin

说明：在Altera DE2-70的开发板上实现产生正弦波信号。-Achieve generate sine wave signal at Altera DE2-70 development board.
<柴贤臣> 在 2025-06-24 上传 | 大小：2.19mb | 下载：0