资源列表
[VHDL编程] 16_clk_generator
说明:简单的任意分频源码,可以通过调节参量改变输出频率-Simply divide any source, the output frequency can be changed by adjusting the parameters<libo> 在 2025-06-25 上传 | 大小:2.88mb | 下载:0
[VHDL编程] TSE_RGMII_With_SDC
说明:Altera 官方tse三速以太网IP核RGMII使用例程-Official Altera Triple-Speed Ethernet IP Core RGMII using routines<王焱> 在 2025-06-25 上传 | 大小:46kb | 下载:1
[VHDL编程] Ethernet_Accel_Design
说明:altera官方以太网例程(基于niosII)-Accelerating Nios II Ethernet Applications User Guide<王焱> 在 2025-06-25 上传 | 大小:2.53mb | 下载:1
[VHDL编程] Simple_Logic_Continue
说明:quartusII 9编写的74161模块,简单的例子,可以直接运行-The module 74161 with the language of verilog<peanut> 在 2025-06-25 上传 | 大小:1.31mb | 下载:0
[VHDL编程] shuzishizhong
说明:FPGA代码,数字时钟,可调小时,分钟,秒钟,调节时闪烁-digital clock<洪世林> 在 2025-06-25 上传 | 大小:6.41mb | 下载:0
[VHDL编程] i2s_latest
说明:Details Name: i2s Created: Mar 22, 2004 Updated: Jan 10, 2014 SVN Updated: Mar 10, 2009 SVN: Browse Latest version: download Statistics: View Other project properties Category: Communication controller Language: VHDL De<chen> 在 2025-06-25 上传 | 大小:5kb | 下载:0