[VHDL编程] 123123123

说明：智能LED控制系统 使用FPGA实现LED的亮暗和开关的控制-LED intelligent control system to control the use of FPGA implementation of LED light and dark and switches
<joey> 在 2025-06-25 上传 | 大小：4.88mb | 下载：0

[VHDL编程] counter

说明：在FPGA 设计中，计数器可以用来对信号的变化情况进行计数，是经常使用的功能块。 这里设计的是一个2 位宽计数器，可以从00 计数到11，计数原则是在时钟信号的控制下，每个时钟周期计数一次。计数器属于时序逻辑电路。-In the FPGA, the counter can be used to count the changes in the signal, the function block is often used. Here design is a two-bit wide,
<Lily> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] data_sel

说明：数据选择器的作用是根据不同的输入信号，产生相应的输出信号。例如地址译码器就 是一种数据选择器。这里设计的是一个2-4 数据选择器，根据2 位宽输入信号的变化，4 位宽的输出信号会产生不同的结果。数据选择器属于组合逻辑电路。-Data selector according to the role of the different input signals, generates a corresponding output signal. For example, an address d
<Lily> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] ADDA_restored

说明：黑金开发板ADDA程序 VERILOG-Black gold development board ADDA program VERILOG
<> 在 2025-06-25 上传 | 大小：1.81mb | 下载：0

[VHDL编程] Quartus

说明：VERILOG AD采集程序 FIFO存储-VERILOG AD acquisition program FIFO memory
<> 在 2025-06-25 上传 | 大小：722kb | 下载：0

[VHDL编程] fpga_usb_serial_20111004.tar

说明：usb 2.0 functional code
<keerthana> 在 2025-06-25 上传 | 大小：243kb | 下载：0

[VHDL编程] bt1120p_gen

说明：bt1120时序生成，verilog程序，1920x1080p60分辨率-synchronized video timing generation itu bt1120 within verilog program, 1920x1080p60 resolution
<李晨> 在 2025-06-25 上传 | 大小：1kb | 下载：1

[VHDL编程] project_face_vga_0219

说明：使用FPGA控制投影仪的VGA和HDMI投影条纹，同时相机同步采集-FPGA to control the projector using the VGA and HDMI projector stripes, while the camera synchronous acquisition
<张艳民> 在 2025-06-25 上传 | 大小：2.31mb | 下载：0

[VHDL编程] fsmc

说明：修改过的icore2复用模式ARM与FPGA FSMC接口 Verilog的-Modified icore2 multiplexed mode ARM and FPGA FSMC Interface Verilog s
<pzy> 在 2025-06-25 上传 | 大小：1kb | 下载：0

[VHDL编程] multifunction_digita

说明：基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等-There FPGA-based design and implementation of multi-functional digital clock containing detailed Verilog HDL source code and its function are: time setting, time display, stopw
<荼皞> 在 2025-06-25 上传 | 大小：3.14mb | 下载：0

[VHDL编程] Verilog-RS232

说明：本程序是在FPGA里面模拟RS232串口，并在已调试成功。-This procedure is simulated in FPGA RS232 serial port, and in the debugging success
<yz> 在 2025-06-25 上传 | 大小：3kb | 下载：0

[VHDL编程] counter

说明：一个可选择的递增和递减的计数器，并进行了仿真验证-a counter can increase and decline,and simulation the function of the counter
<云在阴天> 在 2025-06-25 上传 | 大小：406kb | 下载：0