[VHDL编程] chufaqi

说明：时序电路是指它的输出不仅取决于当时的输入，而且也取决于过去的输入，即过去输入不同，则在当前的情况下，输出也可能不同。-Sequential circuit is the output depends not only on its input at that time, but also on past input, that is different from the last input, then in the current circumstances, the output also
<hellen> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] tongxu

说明：VHDL通信程序 VHDL通信程序 VHDL通信程序-VHDL communication program
<谢谢> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] data_rom

说明：生成一个正弦波，使用vhdl中的宏功能模块-Generate a sine wave, the use of VHDL in the macro function modules
<zts> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] freq_high2low

说明：输入一个高频时钟，输出一个频率可设置的周期信号的verlog模块，在系统设计时很方便-Enter a high-frequency clock, the output frequency can be set up a periodic signal verlog modules, system design at a very convenient
<徐成发> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] mile

说明：密勒码最初用于气象卫星和磁记录，现在也用于低速基带数传机。本文件是密勒码解码源码。-For wireless RFID code decoding circuit of the Miller
<yu> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] digtal

说明：时、分、秒、实现数字钟的基本VHDL源代码。-Digital clock basic VHDL source code.
<jm2005> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] ide_control

说明：三段式Verilog的IDE程序，但只有DMA部分，需要自己添加PIO的代码-Verilog three-step procedure of the IDE, but only parts of DMA, PIO required to add their own code
<wang> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] test1

说明：4位数字频率计的verilog HDL设计，精度比较准的-4-digit Cymometer verilog HDL design, the accuracy of the quasi-comparison
<邹润> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] testt2

说明：由单片机和CPLD共同构成7位数字频率计-By the MCU and CPLD together seven digital frequency meter
<邹润> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] c3

说明：在FPGA实现的加法器实现的Veilog代码，应用软件为赛林思公司的ISE9.1-adder Veilog
<zhuyinchen> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] lbuff_mem

说明：延时代码,可以用在ＦＰＧＡ数据流水处理，图象处理，滤波-delay code
<hungmin> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] 1234

说明：一段NOR FLASH 控制器的Verilog源码-Verilog
<zhongjian> 在 2025-12-18 上传 | 大小：2kb | 下载：0