资源列表
[VHDL编程] led-and-digital-synchronous-beating
说明:verilog HDL语言程序,可以控制led和数码管同步跳动-verilog HDL language program, you can control led and digital synchronous beating<郭功勋> 在 2025-06-24 上传 | 大小:395kb | 下载:0
[VHDL编程] jiaotongdeng
说明:十字路*通灯的控制,用fpga实现,verilog语言,可实现两个方向红绿黄左拐灯的控制。-Control crossroads traffic lights, with the fpga realize, verilog language, can achieve control of red, green and yellow in both directions left lamp.<allen> 在 2025-06-24 上传 | 大小:230kb | 下载:0
[VHDL编程] edasingene
说明:基于FPGA的正弦信号发生器的设计,用verilog语言实现,可调整频率和周期。-FPGA design based on sinusoidal signal generator with verilog language, adjust the frequency and period.<allen> 在 2025-06-24 上传 | 大小:590kb | 下载:0
[VHDL编程] dds
说明:这是自己写的dds源码,利用查找表方法,亲测可用。-It is written in their own dds source, using a lookup table method, pro-test available.<xiezhuneng> 在 2025-06-24 上传 | 大小:5.49mb | 下载:0
[VHDL编程] Booth2-multiplier
说明:一个18bit乘以18bit的Booth2编码的乘法器,已验证通过-A 18bit*18bit booth2 mutiplixer<yefeng> 在 2025-06-24 上传 | 大小:15kb | 下载:0
[VHDL编程] PipeLine-GCD-DSP
说明:流水线结构的最大公约数处理器,处理的数据为32bit,采用64级流水线实现。-A pipeline sturcture GCD DAC, data width is 32bit.<yefeng> 在 2025-06-24 上传 | 大小:4kb | 下载:0
[VHDL编程] systolic_mul_D8_M193
说明:193位8段的GF(2m)域上的Digit-Serial 脉动结构(Systolic)的乘法器-a 193bit GF(2m) Ditital-Serial Systolic Multiplier<yefeng> 在 2025-06-24 上传 | 大小:62kb | 下载:0
[VHDL编程] LCD_Driver_better
说明:this a characteristic 16x2 LCD Driver by VHDL-this is a characteristic 16x2 LCD Driver by VHDL<micro_elec_90> 在 2025-06-24 上传 | 大小:802kb | 下载:0