[VHDL编程] lift

说明：采用vhdl语言的电梯控制器源代码，能够实现报警，等待，并采用了标准的最优电梯运动路线。-Using VHDL language elevator controller source code, to realize the police, waiting, and the optimal use of the standard line of lift movement.
<wriuwru> 在 2025-06-04 上传 | 大小：2kb | 下载：0

[VHDL编程] baseonFPGA

说明：实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统 的方法, 并给出了设计框图和详细设计过程, 设计采用Verilog_HDL 硬件语言。-Real-time telephone billing system is the enterprise information management institutions as an important component. Introduction of a FPGA device using
<daifuxin> 在 2025-06-04 上传 | 大小：519kb | 下载：0

[VHDL编程] dt-VHDL

说明：电梯控制器的功能 　　本电梯控制器分为主控制器和分控制器。主控制器是电梯内部的控制器，每个楼层有一个分控制器。主控制器的功能： 　　（1）完成16个楼层多用户的载客服务控制。 　　（2）电梯运行时显示电梯的运行方向和所在的楼层。 　　（3）当电梯到达选择的楼层时，电梯自动开门。 　　（4）具有提前关电梯门和延时关电梯门的功能。 　　（5）响应分控制器的有效请求，如果到达有请求的楼层，电梯自动开门。 　　 分控制器的功能： 　　（1）显示电梯的运行状态和所在的楼层。
<que> 在 2025-06-04 上传 | 大小：160kb | 下载：0

[VHDL编程] uart

说明：M_UART 介绍了通用异步收发器（UART）的原理，并以可编程逻辑器件FPGA为核心控制部件，基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试，该设计完全达到了设计要求。-M_UART introduce a Universal Asynchronous Receiver Transmitter (UART) Principle and FPGA programmable logic device as
<lc> 在 2025-06-04 上传 | 大小：18kb | 下载：0

[VHDL编程] Lab1_FPGA

说明：lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现-lab1- FPGA decency in this document on how to how to use the verilog Hdl and how to make it realize in FPGA development board
<陈轩辕> 在 2025-06-04 上传 | 大小：143kb | 下载：0

[VHDL编程] Ultraedit_verilog

说明：这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法-This document provides a verilog hdl in ultra edit32 programming required in grammar
<陈轩辕> 在 2025-06-04 上传 | 大小：30kb | 下载：0

[VHDL编程] VeriRiscCPU

说明：这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
<陈轩辕> 在 2025-06-04 上传 | 大小：17kb | 下载：0

[VHDL编程] diantikongzhimonichengxu

说明：一个电梯控制模拟程序 做得很好 有很形象的动画展示-An elevator control simulation program has done a good job is the image of the animation display
<lc> 在 2025-06-04 上传 | 大小：313kb | 下载：0

[VHDL编程] LCAS

说明：链路铜梁调整机制的实现方案，该方案是在MSTP中实现链路容量动态调整的关键技术。是基于SDH中的VCAT，在未来的传送网通信中应用广泛-Link Tongliang realize adjustment mechanism program, which is in MSTP in the link capacity is dynamically adjusted to achieve the key technology. Is based on the SDH in the VCAT, the
<牧羊人> 在 2025-06-04 上传 | 大小：13kb | 下载：0

[VHDL编程] VHDL

说明：曼彻斯特编码的VHDL源程序?
<weqeqwe> 在 2025-06-04 上传 | 大小：10kb | 下载：0

[VHDL编程] fir5

说明：5阶fir滤波器，有详细的程序和附有文档，5阶fir滤波器，有详细的程序和附有文档
<王迪> 在 2025-06-04 上传 | 大小：306kb | 下载：0

[VHDL编程] BCDconv

说明：BCD编码的Verilog HDL程序，能够实现BCD编码与卷积码。-BCD-coded Verilog HDL procedures, to achieve BCD encoding and convolutional codes.
<张明> 在 2025-06-04 上传 | 大小：107kb | 下载：0