资源列表
[VHDL编程] modulation-and-demodulation
说明:调制与解调系统的FPGA设计实现,包括2-ASK调制和解调,2-FSK调制和解调,2-PSK调制和解调,QPSK调制和解调,PPM调制和解调的verilog源代码。-FPGA design implementation of modulation and demodulation system, including 2-ASK modulation and demodulation, 2-FSK modulation and demodulation, 2-PSK modulation and<xuweiwei> 在 2025-06-09 上传 | 大小:5kb | 下载:1
[VHDL编程] VHDL-clock
说明:用VHDL写的数字钟程序,能够实现显示时分秒,时间可以调节,还能设定闹钟-Written in VHDL,the digital clock procedures can display every minute, the time can be adjusted, but also to set the alarm<Brriot> 在 2025-06-09 上传 | 大小:1.39mb | 下载:0
[VHDL编程] Bucket-shift-register
说明:桶型移位寄存器。主要实现循环移位功能。模块单一化,有助于移植,并方便使用人员快速理解并应用-Bucket shift register.The main realization of cyclic shift function.Single module, help to transplant, and easy to use personnel to quickly understand and apply<august> 在 2025-06-09 上传 | 大小:442kb | 下载:0
[VHDL编程] dtsmg
说明:动态数码管的实时显示和应用,主要是实现一个简单的没有控制位的时分秒的数字钟;六位数码管的前两位实现小时;三四位显示分钟;最后两位显示秒。主要有四个模块。-Real-time display and application of dynamic digital tube, primarily to implement a simple no control bits when every minute digital clock six digital realization of the fi<宋文儒> 在 2025-06-09 上传 | 大小:6.47mb | 下载:0
[VHDL编程] dspbuilder
说明:ALTERA的dspbuilder教程,很详细-ALTERA DSP-BUILDER TO DEVELOP PROJECT<xiang yao> 在 2025-06-09 上传 | 大小:3.23mb | 下载:0
[VHDL编程] PCIdataout
说明:包含数据发送到C程序与Verlog程序,包含数据发送到C程序与Verlog程序-C program containing the data to be sent and Verlog program<YAN> 在 2025-06-09 上传 | 大小:5.44mb | 下载:0
[VHDL编程] ug947-vivado-partial-reconfiguration-tutorial(1).
说明:tcl partial reconfig synthesis code<shyam s> 在 2025-06-09 上传 | 大小:59kb | 下载:0