[VHDL编程] nios_16QAM_modu

说明：在alter公司的fpga上实现了一个最小niosII软核系统，可以作为简单开发的基础工程-A minimum of niosII soft core system is implemented in alter s FPGA, can be used as the basis of simple project development
<zhubin> 在 2025-06-24 上传 | 大小：13.08mb | 下载：0

[VHDL编程] bdpsk

说明：基于CPLD的bpsk的调制系统，可以作为简单的实现模型-CPLD modulation system based on BPSK, can be used as a simple implementation model
<zhubin> 在 2025-06-24 上传 | 大小：416kb | 下载：0

[VHDL编程] Antenova-(Legacy)

说明：Altium DEsigner Antenova libraries
<Yandoniaina> 在 2025-06-24 上传 | 大小：9kb | 下载：0

[VHDL编程] Timer_New

说明：数字时钟，24小时显示功能 但是清零有问题-Timer for vhdl
<lanchel> 在 2025-06-24 上传 | 大小：464kb | 下载：0

[VHDL编程] led_24_terminal

说明：这是一段用VHDL语言写的24进制计数器，用数码管显示，我用了例化语句，分为24进制计数器模块，十位译码，个位译码，用cycloneII ep2系列实验板验证，能计数0~23。此程序还可以修改为100以内任何进制计数器。-This is a written in VHDL language 24 a binary counter, using digital tube display, I used the instantiated statements, divided into 24 hex
<高安> 在 2025-06-24 上传 | 大小：345kb | 下载：0

[VHDL编程] IRIGDECODE

说明：IRIG-b 解码模块 采用VHDL编写，简单实用，已实测验证-IRIG-B DECODE VHDL
<hw> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] mylcd

说明：Xilinx中lcd显示屏两行显示+启动程序+滚动-Xilinx lcd display
<> 在 2025-06-24 上传 | 大小：875kb | 下载：0

[VHDL编程] Phase-Locked-Loop

说明：PLL CODE IN VERILOG DESIGN
<GOPALAKRISHNAN E> 在 2025-06-24 上传 | 大小：391kb | 下载：0

[VHDL编程] 11.ppt

说明：THIS USEFULL FOR VLSI-THIS IS USEFULL FOR VLSI
<GOPALAKRISHNAN E> 在 2025-06-24 上传 | 大小：962kb | 下载：0

[VHDL编程] first

说明：this is useful vlsi ppt explains
<GOPALAKRISHNAN E> 在 2025-06-24 上传 | 大小：46kb | 下载：0

[VHDL编程] qpsk_PRJ

说明：利用FPGA实现qpsk，ISE工程文件及代码-realize the QPSK by FPGA using VHDL
<王婷婷> 在 2025-06-24 上传 | 大小：9.57mb | 下载：0

[VHDL编程] adder4

说明：This example illustrates the use of the For Generate statement to construct a ripple-carry adder a full adder function. It also shows how to use a package -This example illustrates the use of the For Generate statement to construct a ripple-carry add
<forcewake> 在 2025-06-24 上传 | 大小：1kb | 下载：0