[VHDL编程] v91SysGen

说明：audio program in spartan6 FPGA
<mapeng> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] bus_multiplex_6to1_upld

说明：利用vertex5 FPGA内部DSP48E做高速六通道数据总线切换Verilog-bus switching using DSP48E in Vertex-5
<陶龙远> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] complex_fixed_mulacc_upld

说明：使用DSP48E进行连续8数据乘累加的Verilog代码，通过DSP48E模式的控制减少所需DSP48E的个数-verilog hdl for consecutive 8 data input multi-accumulation
<陶龙远> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] rs232

说明：the vhdl driver:uart communication:rs232(EIA):baud:9600kbps
<guobc> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] BARREL_SHIFTER

说明：IMPLEMENTATION OF 32 BIT BARREL SHIFTER IN VHDL
<Vinod R M> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] adder

说明：设计一个16×16位的流水线乘法器。 乘法器部分采用16×16进位保留（Carry-save）阵列构成。 最后一行部分积产生单元要求采用超前进位构成。 -Design of a 16 x 16 pipelined multiplier. Multiplier by 16 x 16 carry save array ( Carry-save ). The last line of the partial product generation unit requires u
<raul> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] ALU

说明：一个芯片内ALU的vhdl程序简单描述。-The VHDL discr iption of a chip
<姚江超> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] SPLITFFT

说明：分裂基快速FFT。使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。-Very Fast for FFT
<王工> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] CAcode

说明：这是一个产生CA码的程序,fpga使用,VHDL编写-This is a generated procedures of the CA code, fpga uses to write the VHDL.
<丑剑客> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] scan

说明：QuartusII中使用VHDL语言，扫描数码管。-QuartusII using VHDL language, scanning the digital tube.
<张晓瑞> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] SHFRTLED

说明：可实现七段数码管显示英文 hello 并且实现左移右移- These seven digital can realize these seven digital pipe display hello and realize English moves left the realization of the right shift hello moves left move to the right
<韩皓晨> 在 2025-06-27 上传 | 大小：2kb | 下载：0

[VHDL编程] clk_gen

说明：符合EPC C1G2协议的 数字基带 全局同步时钟产生模块源代码-The agreement with EPC C1G2 digital baseband global synchronous clock produces module source code
<黄巾> 在 2025-06-27 上传 | 大小：2kb | 下载：0