资源列表
[VHDL编程] bus_multiplex_6to1_upld
说明:利用vertex5 FPGA内部DSP48E做高速六通道数据总线切换Verilog-bus switching using DSP48E in Vertex-5<陶龙远> 在 2025-06-19 上传 | 大小:2kb | 下载:0
[VHDL编程] complex_fixed_mulacc_upld
说明:使用DSP48E进行连续8数据乘累加的Verilog代码,通过DSP48E模式的控制减少所需DSP48E的个数-verilog hdl for consecutive 8 data input multi-accumulation<陶龙远> 在 2025-06-19 上传 | 大小:2kb | 下载:0
[VHDL编程] BARREL_SHIFTER
说明:IMPLEMENTATION OF 32 BIT BARREL SHIFTER IN VHDL<Vinod R M> 在 2025-06-19 上传 | 大小:2kb | 下载:0