资源列表
[VHDL编程] dpsk_m_fpga
说明:能够进行FPGA实现的DQPSK仿真程序! -The DQPSK simulation program which can be implemented in FPGA.<li tony> 在 2025-12-24 上传 | 大小:2kb | 下载:1
[VHDL编程] I2C_9883_60
说明:I2C配置程序,通过状态机将数据写入从机,并实现配置-I2C Configuration program, the state machine<陈翠莹> 在 2025-12-24 上传 | 大小:2kb | 下载:0
[VHDL编程] qiangdaqi
说明:verilog hdl实现的三路抢答器,一个复位键,八个数码管,五个LED灯,晶振为12 MHz 采用CPLD 器件为ALTERA 的EPM7064SL-44芯片 -verilog hdl implementation of three-way Responder, a reset button, eight digital control, five LED lights, crystal is 12 MHz ALTERA CPLD device is using the E<李瑞芳> 在 2025-12-24 上传 | 大小:2kb | 下载:0
[VHDL编程] SecondDelay
说明:verilog源代码。 秒倒计时Verilog设计(倒计时秒数可设置),可根据系统时钟更改参数。 -verilog source code,to implement the second counter, with the second number as a parameter.<李海华> 在 2025-12-24 上传 | 大小:2kb | 下载:0
[VHDL编程] 4Verilog-FIFO
说明:FIFO的简单编程,该FIFO的深度为4,宽度为32,其接口类型见文件中的图标及其注释。-This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For this example,<孙银龙> 在 2025-12-24 上传 | 大小:2kb | 下载:0
[VHDL编程] shuzidianzizhong
说明:基于VHDL 数字电子钟设计(时、分、秒),有校时,分频,倒计时流水灯灯功能。-Based on VHDL VHDL-based design of digital electronic clock (hours, minutes, seconds), there is the school, the frequency, the countdown water lights lamp function.<陈静娴> 在 2025-12-24 上传 | 大小:2kb | 下载:0
[VHDL编程] VHDL_BCD28
说明:vhdl code for BCD tranfer to 8 (LED light)<qqq> 在 2025-12-24 上传 | 大小:2kb | 下载:0