[VHDL编程] Chapter-1

说明：Verilog数字系统设计教程(第2版)”这本书的思考题没有答案，要多做实验和仿真-• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Designs, including SAYEH, that are
<shixiaodong> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] multiplier

说明：参数可配置的sequential 乘法器和booth 乘法器-verilog source code with configurable parameters for sequential multiplier and booth multiplier
<shuanghx> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog_Digital-tube-scanning

说明：仿顺序思想编写的数码管扫描，分为顶层模块、数据产生模块、数据传输模块、数码管扫描模块，直白易懂。-Written imitation of the order of thinking digital scanning, divided into top-level module, the data generation module, the data transfer mode Block, digital scanning module, straightforward and easy
<woxx> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] da_filter

说明：DA，分布式算法的FILTER滤波器的设计，verilog设计与实现-DA, distributed algorithm of FILTER FILTER design, verilog design and implementation
<洪依> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] viterbi

说明：维特比译码，卷积编码，verilog编写，2,1,2编码-Victor than decoding, convolution code, verilog write, 2,1,2 coding
<洪依> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl--eda

说明：m 序列发生器 计数器 七段数码管显示 bcd 十六进制转换-failed to translate
<kuwait> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] fft_16

说明：16点的fft程序，入口参数为（输入数据，输出数据）-16 points of the fft program, the entrance parameters (input data, output data)
<木偶然> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] gcd2

说明：GCD算法的FSM+D实现。即利用有限状态机和数据路径分开-GCD algorithm of the FSM + D realize it is using finite state machine and data path separate
<mockmoon> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] switch_alloc

说明：基于2Dmesh的NOC路由器中交叉开关分配的设计与实现，仿真无误-Based on the NOC router 2Dmesh assigned crossbar design and implementation, simulation and correct
<MRZ> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] dds

说明：dds的verilog实现 调用dds核 已经实验验证-dds 调用dds核
<王艳超> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] E-watch

说明：电子表的设计,包括正常计时模块，LED显示模块，定时报警模块，校时模块，秒表模块。-Electronic form design, including the normal timing module, LED display module, timing alarm module, timing modules, stopwatch modules.
<李炘> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] chengxu

说明：实现用PG12864LCD设计的指针式电子钟-Realize PG12864LCD pointer type design with the electric clock
<朱宏新> 在 2025-06-19 上传 | 大小：2kb | 下载：0