[VHDL编程] 10fenpingqi

说明：1、分别用IF语句和CASE语句设设计一个10分频器。 2、设计一个24进制加法计数器。 3、设计一个有使能端控制的4位减法计数器。 4、用case语句设计一个3-8译码电路 5、用CASE语句设计一个共阳极的七段译码电路。 6、已知输入信号为6MHZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路 7、已知输入信号为9HZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路 -1, respectively, with
<fox> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] verilogCRC32

说明：32位bit输入的CRC32校验，verilog的代码，以及modelsim的testbench代码-The encode of CRC32 with 32bit-inputs based on verilog, and according encode of testbench
<maxwell> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] SRC

说明：流水线cpu 顶层模块verilog源代码，和ALU子模块源代码-Pipelined cpu top-level module verilog source code, and the ALU sub-module source code
<吴慧> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl

说明：VHDL实验报告 基于ROM的正弦波发生器的设计-VHDL experiment reports the ROM-based sine wave generator design
<天行者> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Fuzzy_PID

说明：用VHDL语言编写的模糊PID程序代码。成功调试，运行良好。-The source code of Fuzzy_pid in VHDL.Simulation was successful.
<Alen Fielding> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dada

说明：ad数据采集 一路的AD数据采集 使用状态机控制AD时序-data collection
<谢景磊> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C-BUS-

说明：根据几次项目经验总结的I2C使用方法及常见问题的解决办法，做硬件开发的应该用的着-I2C usage and common solutions to the problems summarized on the basis of experience in several projects, doing hardware development should be used
<于立北> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] decoder

说明：coder for different modules in verilog
<Basanta Aryal> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] decode

说明：codes for different modules in verilog
<Basanta Aryal> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] ds1820

说明：实时控制温度达到所设定的温度范围内，并用lcd显示出来-Real-time control the temperature reaches the set temperature range, and the lcd display
<水晶> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] SHIFT-ROTATE

说明：Shift and Rotate VHDL code for Xilinx Spartan 3E board
<foechuckled> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] CPLD

说明：使用CPLD扩展I / O，控制所有输入和输出引脚读写操作，以及对各片选信号的控制。-The CPLD is used to expand the I/O control read and write control of all input and output pins, as well as the chip select signal.
<Jesson> 在 2025-06-20 上传 | 大小：2kb | 下载：0