[VHDL编程] par_bak

说明：本程序旨在完成 并口 sram 232串口的通信实验 作者亲测可以使用。程序设计到两个时钟及多进程通讯和单进程状态机的基础模块。-This program is designed to complete the parallel port SRAM 232 serial communication experiment of pro-test you can use. Programming to the basic module of the clock and multi-process c
<shiqingfeng> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] afifo

说明：verilog HDL fifo , verilog HDL fifo , -verilog HDL fifo ,verilog HDL fifo ,verilog HDL fifo ,verilog HDL fifo ,
<shaohejiang> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] CRC_chk

说明：mac_rx code which is used sgmii mac recived .
<shaohejiang> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] MAC_rx_add_chk

说明：mac_rx code which is used sgmii mac recived .
<shaohejiang> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Desktop

说明：四D触发器，最优先级编码器和加法器描述的VHDl文件-Four D flip-flop, the priority encoder and adder descr iption of the VHDl files
<jact chen> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo

说明：异步FIFO源代码，由模块调用自动生成，不包含测试向量。-Asynchronous FIFO source code automatically generated by the module calls, does not contain the testbench.
<Yang Siyu> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] lcdfixed

说明：TEXT LCD lib in C for PIC MCU using PIC CCS for all size
<Tuan Ngo> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] a-floating-point-adder

说明：一个浮点加法器，verilog描述，数据格式：高14位为尾数，低四位位指数（带符号数运算）-A floating point adder Verilog descr iption
<张松> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] new_jilei15

说明：脉冲累加器完成对15脉冲累加。用于雷达测距-inpuse add
<ye> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] test_lms

说明：designing of test lms equaliser using vhdl
<sriramgopal> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL_PWM

说明：vhdl prog to design a PWM signal
<skan> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] NEW_LCD_DRIVER

说明：VHDL code for HD44780 16x2 character LCD
<Eka> 在 2025-06-20 上传 | 大小：2kb | 下载：0