资源列表

« 1 2 ... .75 .76 .77 .78 .79 3680.81 .82 .83 .84 .85 ... 4310 »

[VHDL编程UARTIntr

说明:基于avr单片机的串口中断收发代码,并设立缓冲区-Avr microcontroller-based serial port interrupt to send and receive code
<陈亭江> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程dianyuan

说明:saber的仿真模型,是一个电源的,经过调试已经成功-The simulation model of the saber, is a power, after commissioning has been successfully
<若冰> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程leds_7segs

说明:Sample code for VDHL, 7 seg.
<Will> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程infrared-transfer-of-VHDL

说明:使用硬件描述语言 VHDL 编程: 红外线传输系统包括发送方和接收两端,都可以单独进行初始化清零处理。在可以设置准备发送的 8bits 8bits8bits 的数据信息,连同一个偶校验位起发送。接受端收到 的数据信息,连同一个偶校验位起发送。接受端收到 8bits的数据信息和一位偶校验后,显示接 收到并根判定的数据信息和一位偶校验后,显示接 收到并根判定的数据信息和一位偶校验后,判定收到的信息是否出错。-Infrared transmission system including the s
<东方不败> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程DF_counter

说明:计数式数字频率计,10Hz-10MHz以KHz为单位显示,六位数码管显示,有小数点及溢出标识,1s、0.1s、0.01s闸门时间可选-Count type digital frequency plan, 10 Hz-10 MHz to KHz for unit shows, six digital tube, showed a decimal point and overflow logo, 1 s, 0.1 s, 0.01 s gate time can be chosen
<高志明> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程UARTtest1

说明:一个单片机与电脑通信的程序,可以相互之间发送字符串-a program that realize the function of communication between mcu and pc
<卜穑垣> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程RIT2008051_Quicksort.tar

说明:QuickSort with single pivot.and QuickSort with Double Pivot.
<bhanu> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程RGB-to-yuv422

说明:verilog语言写的视频数据处理相关的代码。实现功能为将RGB数据转化为BT656数据。-verilog language to write video data processing related to the code. Functions for the RGB data into the BT656 data.
<张旭辉> 在 2025-06-20 上传 | 大小:2kb | 下载:1

[VHDL编程sy5

说明:移位寄存器 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY ADCINT IS PORT(D : IN STD_LOGIC_VECTOR(7 DOWNTO 0) --来自0809转换好的8位数据 CLK : IN STD_LOGIC --状态机工作时钟 EOC : IN STD_LOGIC --转换状态指示,低电平表示正在转换 ALE : OUT STD_LOGIC --8个模拟信号通道地址锁存信号 START
<镜辰> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程vga_ctrl

说明:based vga controller
<Youn> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程freq_m

说明:基于FPGA的verilog语言编写的频率计-Meter based on the frequency of the FPGA verilog language
<王蕊> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程TP

说明:spice simulation file for analog ckt
<Rishabh Bansal> 在 2025-06-20 上传 | 大小:2kb | 下载:0
« 1 2 ... .75 .76 .77 .78 .79 3680.81 .82 .83 .84 .85 ... 4310 »

源码中国 www.ymcn.org