[VHDL编程] PWM

说明：FPGA根据输入的电压参考值产生六路PWM波-FPGA according to the voltage reference input values to generate six PWM wave
<张宇> 在 2025-06-23 上传 | 大小：1.55mb | 下载：0

[VHDL编程] gobang

说明：一个用verilog实现的五子棋程序，用在fpga上，连接显示器，可选择与电脑对战或是双人对战，按wsad控制方向，回车控制落子，程序会自动判断输赢并显示结果-A 331 procedures implemented by verilog, used in fpga, connect the monitor, you can choose to play against the computer or a double play, press wsad control the direction
<csy> 在 2025-06-23 上传 | 大小：26.56mb | 下载：1

[VHDL编程] state-machine

说明：一个简单的用verilog实现的售货机状态机设计，内有word介绍设计的原理-A simple realization of a vending machine with verilog state machine design, there are design principles introduced word
<csy> 在 2025-06-23 上传 | 大小：69kb | 下载：0

[VHDL编程] Synchronous-FIFO-

说明：一个用verilog实现的同步fifo设计，压缩包里有word介绍设计中各信号的作用-Achieve a synchronous fifo with verilog design, compression bag has the role of word describes the design of the signals
<csy> 在 2025-06-23 上传 | 大小：118kb | 下载：0

[VHDL编程] MIPS

说明：用verilog编写的简单的类MIPS多周期流水化处理器实现，基本功能包括9条指令和两位动态分支预测，压缩包里的word详细说明了结构中的细节-Written by verilog simple class multi-cycle pipelined MIPS processor, the basic features include 9 instruction and two dynamic branch prediction, compressed bag word specifies th
<csy> 在 2025-06-23 上传 | 大小：234kb | 下载：0

[VHDL编程] stopwatch-design-and-verification

说明：一个具有秒表功能的模块，具有计时、清零、暂停等功能，精度为0.01s-The module has a stopwatch function, with time, cleared, pause function, accuracy 0.01s
<csy> 在 2025-06-23 上传 | 大小：7kb | 下载：0

[VHDL编程] VHDL

说明：彩灯控制器设计 彩灯控制器设计 彩灯控制器设计 -Lantern controller design lantern controller design lantern controller design lantern controller design lantern controller design lantern controller design
<杨永福> 在 2025-06-23 上传 | 大小：80kb | 下载：0

[VHDL编程] sales

说明：自动售货机，与现实生活中的售货机功能类似，可以自动进行找零-Vending machines, vending machines and similar real life, there is a function to automatically calculate the price of goods
<white snow> 在 2025-06-23 上传 | 大小：9kb | 下载：0

[VHDL编程] RECEIVER

说明：此程序为基于OFDM的802.11a的接收端的VERILOG代码，包含所有模块。-This program is VERILOG code receiving end 802.11a OFDM-based, including all modules.
<杨庆> 在 2025-06-23 上传 | 大小：1.43mb | 下载：0

[VHDL编程] TRANSMITTER

说明：此程序为基于OFDM的802.11a的发送端的VERILOG程序，包含所有模块。-This program is VERILOG program sender 802.11a OFDM-based, including all modules.
<杨庆> 在 2025-06-23 上传 | 大小：2.17mb | 下载：0

[VHDL编程] Perfect-Timing-II-Book

说明：该文档为英文的完美时序一书，写的很好，对FPGA时序设计很有帮助。-This document is the perfect timing of the English book, well written, useful for FPGA design timing.
<杨庆> 在 2025-06-23 上传 | 大小：2.8mb | 下载：0

[VHDL编程] A-(2)

说明：A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL-A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL A SIMPLE MODEL
<wangqiao> 在 2025-06-23 上传 | 大小：4kb | 下载：0