[VHDL编程] shuma

说明：本程序使用xilinx芯片，verilog编写，实现数码管功能，数码管为共阳极数码管，您可变换UFC管脚定义适应自己的开发板-This program uses xilinx chip, verilog written realize digital functions, digital control for the common anode digital tube, you can transform the UFC pin definitions to adapt their own d
<liyi> 在 2025-06-22 上传 | 大小：314kb | 下载：0

[VHDL编程] fifo

说明：本程序实现简单的fifo传输，并没有加其他的功能，试用芯片xilinx，verilog语言编写-The program implements a simple fifo transmission, and no other added features, try chip xilinx, verilog language
<liyi> 在 2025-06-22 上传 | 大小：3.6mb | 下载：0

[VHDL编程] liushui

说明：本程序实现流水线功能，您可根据自己需要更改参数，试用芯片xilinx，用verilog语言编写-This program implements the pipeline, you may be required to change the parameters according to their own try xilinx chip with verilog language
<liyi> 在 2025-06-22 上传 | 大小：71kb | 下载：0

[VHDL编程] float_add_module

说明：verilog编写的32位浮点数加法器。Start_Sig 和Done_Sig 是控制信号，作为启动和反馈完成，A 和B 是32 位宽的操作数输入信号，Result 则是32 位宽的输出结果。-32bits float add module use Verilog HDL.
<刘磊> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] fenpin

说明：输出比设定的时钟频率小8倍的时钟，实现分频功能，可用于芯片控制。-Output than the set of 8 times the clock frequency of the clock, to achieve frequency division function, can be used for chip control.
<高> 在 2025-06-22 上传 | 大小：9kb | 下载：0

[VHDL编程] ad-kongzhi

说明：主要用于ad的控制，包括时钟的设置和输出地址的控制。-Mainly used for the control of AD, including the clock settings and the output address of the control.
<高> 在 2025-06-22 上传 | 大小：10kb | 下载：0

[VHDL编程] bixiang

说明：程序的主要功能是实现两个波形的相位比较，并把输方波。-The main function of the program is to achieve the phase comparison of the two waveforms, and the transmission of the square wave.
<高> 在 2025-06-22 上传 | 大小：10kb | 下载：0

[VHDL编程] hecheng

说明：程序实现利用与算法将两个防波信号合成为一个方波输出。-The program and algorithm two wave signal synthesis is a square wave output.
<高> 在 2025-06-22 上传 | 大小：9kb | 下载：0

[VHDL编程] FIFO

说明：FPGA TI DSP的EMIF接口的地址总线问题-FPGA FIFO
<liuky> 在 2025-06-22 上传 | 大小：2.72mb | 下载：0

[VHDL编程] halfband_simulink_2014

说明：数码转换器的数字部分的matllab和simulink设计。对搞数模转换设计非常有用-design for ADC base on matlab and simulink。it is very good for you when you start your project。
<君子剑> 在 2025-06-22 上传 | 大小：175kb | 下载：0

[VHDL编程] sony_ccd

说明：SONY CCD DIRIVER，VERILOG
<444444> 在 2025-06-22 上传 | 大小：98kb | 下载：0

[VHDL编程] qudong

说明：实现驱动红外探测器前端图像采集功能，实现红外热成像镜头的前端采集。-Infrared detector drive to achieve front-end image acquisition, to achieve front-end collection of infrared thermal imaging lens.
<张德洲> 在 2025-06-22 上传 | 大小：3kb | 下载：0